WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008120827) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/120827    N° de la demande internationale :    PCT/JP2008/056844
Date de publication : 09.10.2008 Date de dépôt international : 01.04.2008
CIB :
H03M 1/36 (2006.01)
Déposants : NSC CO., LTD. [JP/JP]; Shin Kojimachi Bldg. 8F 3-3, Kojimachi 4-chome Chiyoda-ku, Tokyo 1020083 (JP) (Tous Sauf US).
IKEDA, Takeshi [JP/JP]; (JP) (US Seulement).
MIYAGI, Hiroshi [JP/JP]; (JP) (US Seulement)
Inventeurs : IKEDA, Takeshi; (JP).
MIYAGI, Hiroshi; (JP)
Mandataire : TACHIBANA, Kazuyuki; Hanzomon-First-Bldg. 1F 1-4, Kojimachi, Chiyoda-ku, Tokyo 1020083 (JP)
Données relatives à la priorité :
2007-096886 02.04.2007 JP
Titre (EN) ANALOG-DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
(JA) アナログ-デジタル変換器
Abrégé : front page image
(EN)A plurality of comparison transistors N0 to Nn different in threshold voltages are arranged in parallel. Analog input signals Vin are supplied to respective gates of a plurality of the transistors N0 to Nn. Output signals of respective latch circuits L0 to Ln latching outputs of the comparison transistors N0 to Nn are encoded. Thus, digital output signals can be obtained. Consequently only the half of the number of used transistors is required compared to a conventional case when comparators formed of at least two transistors are connected in parallel, and furthermore installation of a reference voltage generating circuit is not required.
(FR)Une pluralité de transistors de comparaison N0 à Nn différents en tension de seuil sont disposés en parallèle. Des signaux d'entrée analogique Vin sont fournis à des grilles respectives d'une pluralité des transistors N0 à Nn. Des signaux de sortie de circuits de verrouillage respectifs L0 à Ln verrouillant les sorties des transistors de comparaison N0 à Nn sont codés. Ainsi, des signaux de sortie numérique peuvent être obtenus. Par conséquent, seule la moitié du nombre de transistors utilisés est requise par comparaison avec un cas classique lorsque des comparateurs formés d'au moins deux transistors sont connectés en parallèle, et de plus une installation d'un circuit de génération de tension de référence n'est pas requise.
(JA)閾値電圧を異ならせた複数の比較用トランジスタN0~Nnを並列に並べて、複数の比較用トランジスタN0~Nnの各ゲートにアナログ入力信号Vinを供給し、各比較用トランジスタN0~Nnの出力をラッチした各ラッチ回路L0~Lnの出力信号をエンコードすることによってデジタル出力信号を得ることにより、少なくとも2つのトランジスタから成るコンパレータを並列に接続する従来例に比べて、トランジスタの使用数が半分で済むようにし、しかも基準電圧発生回路を設ける必要もなくす。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)