WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008120579) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/120579    N° de la demande internationale :    PCT/JP2008/055033
Date de publication : 09.10.2008 Date de dépôt international : 19.03.2008
CIB :
G11C 13/00 (2006.01)
Déposants : Sharp Kabushiki Kaisha [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
ISHIHARA, Kazuya [JP/--]; (US Seulement).
AWAYA, Nobuyoshi [JP/--]; (US Seulement).
HOSOI, Yasunari [JP/--]; (US Seulement).
SATO, Shinichi [JP/--]; (US Seulement).
HORII, Shinji [JP/--]; (US Seulement)
Inventeurs : ISHIHARA, Kazuya; .
AWAYA, Nobuyoshi; .
HOSOI, Yasunari; .
SATO, Shinichi; .
HORII, Shinji;
Mandataire : MASAKI, Yoshifumi; Yodoyabashi NAO Bldg. 7F 3-6, Imabashi 4-chome Chuo-ku, Osaka-shi Osaka 5410042 (JP)
Données relatives à la priorité :
2007-079991 26.03.2007 JP
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abrégé : front page image
(EN)Provided is a semiconductor storage device which includes a variable-resistance element and can surely execute a data rewrite in a memory array at high speed with a low power. The semiconductor storage device includes a memory cell array (30) formed by memory cells (20) arranged in a matrix. Each of the memory cells (20) is formed by connecting one end of a variable-resistance element (21) to a source or drain of a selection transistor (22). The variable-resistance element (21) has electric resistance which is changed from a first state to a second state when a first rewrite voltage is applied and from the second state to the first state when a second rewrite voltage is applied. The semiconductor storage device further includes rewrite means for successively executing an initialization process and a separate rewrite process. During the initialization process, all the memory cells to be rewritten are successively selected for each first predetermined number or less and the rewrite operation is successively executed by applying the first rewrite voltage so as to align the electric resistance to the second state. During the separate rewrite process, the memories having electric resistance to enter the first state are successively selected for each second predetermined number and the rewrite operation is successively executed by applying the second rewrite voltage.
(FR)L'invention concerne un dispositif de stockage semi-conducteur qui comprend un élément à résistance variable et peut exécuter de façon sûre une réécriture de données dans une matrice mémoire à une vitesse élevée avec une puissance faible. Le dispositif de stockage semi-conducteur comprend une matrice de cellules mémoires (30) formée par des cellules mémoires (20) disposées dans une matrice. Chacune des cellules mémoires (20) est formée par la connexion d'une extrémité d'un élément à résistance variable (21) à une source ou un drain d'un transistor de sélection (22). L'élément à résistance variable (21) a une résistance électrique qui est changée d'un premier état à un second état lorsqu'une première tension de réécriture est appliquée et du second état au premier état lorsqu'une seconde tension de réécriture est appliquée. Le dispositif de stockage semi-conducteur comprend en outre des moyens de réécriture pour exécuter successivement un procédé d'initialisation et un procédé de réécriture séparé. Pendant le procédé d'initialisation, toutes les cellules mémoires devant être réécrites sont successivement sélectionnées pour chaque premier nombre prédéterminé ou moins et l'opération de réécriture est exécutée successivement par l'application de la première tension de réécriture de façon à aligner la résistance électrique au second état. Pendant le procédé de réécriture séparé, les mémoires ayant une résistance électrique pour entrer dans le premier état sont successivement sélectionnées pour chaque second nombre prédéterminé et l'opération de réécriture est exécutée successivement par l'application de la seconde tension de réécriture.
(JA) 可変抵抗素子を備えてなるメモリセルアレイに対するデータの書き換えを高速、低電力且つ確実に実行可能な半導体記憶装置を提供する。電気抵抗が第1書き換え電圧の印加で第1状態から第2状態に、第2書き換え電圧の印加で第2状態から第1状態に変化する可変抵抗素子21の一端と、選択トランジスタ22のソースまたはドレインを接続してなるメモリセル20をマトリクス状に配列したメモリセルアレイ30を有し、書き換え対象のメモリセル全数に対し、メモリセルを第1の所定数以下ずつ順次選択して、第1書き換え電圧の印加による書き換え動作を逐次実行し電気抵抗を第2状態に揃える初期化処理と、電気抵抗が第1状態となるべき一部のメモリセルに対して、メモリセルを第2の所定数以下ずつ順次選択して、第2書き換え電圧の印加による書き換え動作を逐次実行する個別書き換え処理と、を順次実行可能な書き換え手段を有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)