WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008120393) PROCESSEUR D'INFORMATION, PROCÉDÉ DE CONCEPTION DE PROCESSEUR D'INFORMATION, ET PROGRAMME DE CONCEPTION DE PROCESSEUR D'INFORMATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/120393    N° de la demande internationale :    PCT/JP2007/056983
Date de publication : 09.10.2008 Date de dépôt international : 29.03.2007
CIB :
H01L 21/822 (2006.01), G06F 1/32 (2006.01), G06F 15/78 (2006.01), H01L 27/04 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
MURAYA, Keisuke [JP/JP]; (JP) (US Seulement)
Inventeurs : MURAYA, Keisuke; (JP)
Mandataire : AKAZAWA, Hideo; Tagashin Bldg. 6F 67-3, Nakano 5-chome Nakano-ku, Tokyo 1640001 (JP)
Données relatives à la priorité :
Titre (EN) INFORMATION PROCESSOR, INFORMATION PROCESSOR DESIGNING METHOD, AND INFORMATION PROCESSOR DESIGNING PROGRAM
(FR) PROCESSEUR D'INFORMATION, PROCÉDÉ DE CONCEPTION DE PROCESSEUR D'INFORMATION, ET PROGRAMME DE CONCEPTION DE PROCESSEUR D'INFORMATION
(JA) 情報処理装置、情報処理装置設計方法、情報処理装置設計プログラム
Abrégé : front page image
(EN)An information processor comprises processor cores each having transistors, and at least one substrate bias circuit for giving a substrate bias voltage set based on the number of the processor cores to each of the transistors.
(FR)Un processeur d'information comprend des noyaux de processeur ayant chacun des transistors, et au moins un circuit de polarisation de substrat pour donner une tension de polarisation de substrat réglée sur la base du nombre de noyaux de processeur à chacun des transistors.
(JA) それぞれが複数のトランジスタを有する複数のプロセサコアと、プロセサコア数に基づいて設定された基板バイアス電圧をトランジスタのそれぞれに与える少なくとも1つの基板バイアス回路とを備えた。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)