WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008120333) MÉMOIRE À RÉSISTANCE VARIABLE ET SON PROCÉDÉ D'ÉCRITURE DE DONNÉES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/120333    N° de la demande internationale :    PCT/JP2007/056712
Date de publication : 09.10.2008 Date de dépôt international : 28.03.2007
CIB :
G11C 13/00 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
AOKI, Masaki [JP/JP]; (JP) (US Seulement)
Inventeurs : AOKI, Masaki; (JP)
Mandataire : KOKUBUN, Takayoshi; 5th Floor, NBF Ikebukuro City Building 17-8, Higashi-Ikebukuro 1-chome Toshima-ku, Tokyo 1700013 (JP)
Données relatives à la priorité :
Titre (EN) VARIABLE-RESISTANCE MEMORY AND ITS DATA WRITE-IN METHOD
(FR) MÉMOIRE À RÉSISTANCE VARIABLE ET SON PROCÉDÉ D'ÉCRITURE DE DONNÉES
(JA) 可変抵抗メモリ及びそのデータ書込み方法
Abrégé : front page image
(EN)A ReRAM includes a high-speed write-in region (1) and a main memory region (2), each of which has a plurality of variable-resistance elements. Upon data write-in, the high-speed write-in region (1) is in a initial state, i.e., memory cells (10) in a memory cell array (11) are all reset to a non-storage state and only the memory cells specified for a storage state among the memory cells (10) corresponding to the data are set to the storage state. The data written into the memory cell array (11) is transferred to the main memory region (2). In the main memory region (2), the memory cells (10) of the memory cell array (21) corresponding to the data transferred from the high-speed write-in region (1) are reset to the non-storage state, after which only the memory cells (10) specified for the storage state are set and all the memory cells (10) in the high-speed write-in region (1) are reset to the non-storage state, i.e., the initial state. With this configuration, the function of high-speed write-in of data and the function of holding data in the nonvolatile state can be realized only by the ReRAM without using a separate memory chip such as SRAM in combination and a high-speed write-in of data can be performed by one write-in command.
(FR)Cette invention porte sur une mémoire vive à changement de résistance (ReRAM) qui comprend une région d'écriture à vitesse élevée (1) et une région de mémoire principale (2), chaque région ayant une pluralité d'éléments à résistance variable. Lors de l'écriture de données, la région d'écriture à vitesse élevée (1) se trouve dans un état initial, à savoir, des cellules de mémoire (10) dans une matrice de cellules de mémoire (11) sont toutes réinitialisées à un état de non-stockage et seules les cellules de mémoire désignées pour un état de stockage parmi les cellules de mémoire (10) correspondant aux données sont réglées à l'état de stockage. Les données écrites dans la matrice de cellules de mémoire (11) sont transférées à la région de mémoire principale (2). Dans la région de mémoire principale (2), les cellules de mémoire (10) de la matrice de cellules de mémoire (21) correspondant aux données transférées à partir de la région d'écriture à vitesse élevée (1) sont réinitialisées à l'état de non-stockage, après quoi seules les cellules de mémoire (10) désignées pour l'état de stockage sont réglées et la totalité des cellules de mémoire (10) dans la région d'écriture à vitesse élevée (1) sont réinitialisées à l'état de non-stockage, à savoir, l'état initial. Avec cette configuration, la fonction d'écriture à vitesse élevée de données et la fonction de conservation de données à l'état non-volatile peuvent être effectuées uniquement par la ReRAM sans utiliser en combinaison de puce de mémoire séparée telle qu'une SRAM et une écriture à vitesse élevée de données peut être effectuée par une instruction d'écriture.
(JA) 本発明のReRAMは、それぞれ複数の抵抗変化素子が配設されてなる高速書き込み領域(1)と主メモリ領域(2)とを備えており、データの書き込みに際して、高速書き込み領域(1)において、メモリセルアレイ(11)における全てのメモリセル(10)が無記憶状態にリセットされた初期状態とされており、高速書き込み領域(1)において、データに対応したメモリセル(10)のうちで記憶状態に指定されたもののみを記憶状態にセットし、メモリセルアレイ(11)に書き込まれたデータを主メモリ領域(2)に転送し、主メモリ領域(2)において、高速書き込み領域(1)から転送されたデータに対応したメモリセルアレイ(21)のメモリセル(10)を無記憶状態にリセットした後、メモリセル(10)のうちで記憶状態に指定されたもののみをセットし、高速書き込み領域(1)において、全てのメモリセル(10)を無記憶状態にリセットして初期状態とする。この構成により、データの高速書き込み機能及び不揮発状態でデータを保持する機能を、SRAMのような別のメモリチップを組み合わせることなく、ReRAMのみで実現し、一回の書き込み命令によりデータの高速書き込みを行なう用途の要求に応えることができる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)