WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008117381) TESTEUR ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/117381    N° de la demande internationale :    PCT/JP2007/056071
Date de publication : 02.10.2008 Date de dépôt international : 23.03.2007
CIB :
G11C 29/56 (2006.01), G11C 29/44 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
KOBAYASHI, Shinichi [JP/JP]; (JP) (US Seulement)
Inventeurs : KOBAYASHI, Shinichi; (JP)
Mandataire : RYUKA, Akihiro; 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 1631105 (JP)
Données relatives à la priorité :
Titre (EN) TESTER AND ELECTRONIC DEVICE
(FR) TESTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 試験装置及び電子デバイス
Abrégé : front page image
(EN)A tester for testing a memory under test is provided. The tester comprises a pattern generator for generating a readout address for reading out data from the memory under test and the expected value of the readout data read out from the readout address of the memory under test, a logic comparator for comparing the readout data read out from the readout address of the memory under test with the expected value to output fail data indicating the bit-by-bit quality of the readout data, a first fail memory for storing a pair of the readout address and the fail data if the readout data and the expected value are not matched, a second fail memory for storing fail data on the address correspondingly to each address of the memory under test, and an update section for updating the fail data stored in the second fail memory correspondingly to the readout address by the pair of the readout address read out from the first fail memory and the fail data.
(FR)L'invention concerne un testeur pour tester une mémoire sous-test. Le testeur comprend un générateur de modèle pour générer une adresse de lecture pour lire des données à partir de mémoires sous-test et la valeur attendue des données lues à partir de l'adresse de lecture de la mémoire sous-test, un comparateur logique pour comparer les données de lecture lues à partir de l'adresse mémoire de lecture de mémoire sous-test avec la valeur attendue pour émettre des données d'échec indiquant la qualité bit à bit des données de lecture, une première mémoire d'échec pour stocker une paire de l'adresse de lecture et des données d'échec si les données de lecture et la valeur attendue ne correspondent pas, une seconde mémoire d'échec pour stocker des données d'échec sur l'adresse en correspondance à chaque adresse de la mémoire sous-test, et une section de mise à jour pour mettre à jours les données d'échec stockées dans la seconde mémoire d'échec en correspondance avec l'adresse de lecture par la paire de l'adresse de lecture lue à partir de la première mémoire d'échec et des données d'échec.
(JA) 被試験メモリを試験する試験装置であって、被試験メモリからデータを読み出す読出アドレスと、被試験メモリの読出アドレスから読み出される読出データの期待値とを発生するパターン発生器と、被試験メモリの読出アドレスから読み出された読出データと期待値とを比較し、読出データのビット毎の良否を示すフェイルデータを出力する論理比較器と、読出データと期待値とが不一致である場合に、読出アドレスおよびフェイルデータの組を記憶する第1フェイルメモリと、被試験メモリの各アドレスに対応して、当該アドレスについてのフェイルデータを記憶する第2フェイルメモリと、第1フェイルメモリから読み出した読出アドレスおよびフェイルデータの組により、読出アドレスに対応して第2フェイルメモリに記憶されたフェイルデータを更新する更新部とを備える試験装置を提供する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)