WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008116830) PROCESSEUR, PROCÉDÉ ET PROGRAMME D'ORDINATEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/116830    N° de la demande internationale :    PCT/EP2008/053384
Date de publication : 02.10.2008 Date de dépôt international : 20.03.2008
Demande présentée en vertu du Chapitre 2 :    05.03.2009    
CIB :
G06F 9/38 (2006.01)
Déposants : TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; S-164 83 Stockholm (SE) (Tous Sauf US).
ASANAKA, Kazunori [JP/JP]; (JP) (US Seulement)
Inventeurs : ASANAKA, Kazunori; (JP)
Mandataire : ONSHAGE, Anders; Ericsson AB, Nya Vattentornet, S-221 83 Lund (SE).
ERICSSON AB; Patent Unit Mobile Platforms SE-221 83 Lund (SE)
Données relatives à la priorité :
2007-080000 26.03.2007 JP
60/939,561 22.05.2007 US
Titre (EN) PROCESSOR, METHOD AND COMPUTER PROGRAM
(FR) PROCESSEUR, PROCÉDÉ ET PROGRAMME D'ORDINATEUR
Abrégé : front page image
(EN)To accelerate processing speed of a processor while keeping increased complexity in the processor's circuitry to a minimum. A processor is offered, comprising a decoder which sequentially acquires and decodes an instruction from a program, including an instruction of a first type and a second type, which are classified according to a property of data upon which the instruction is to operate; a first operation unit which sequentially receives from the decoder, and executes, the instruction of the first type; an operand processing circuit which substitutes a variable value, which is set into a register that is associated with the first operation unit, and which is included within an operand of the instruction of the second type, with a constant; a buffer which queues the instruction of the second type that has been decoded by the decoder, and the operand thereof has been substituted by the operand processing circuit; and a second operation unit which sequentially receives from the buffer, and executes, the instruction of the second type. Methods and computer program for implementing the methods are also disclosed.
(FR)L'invention vise à accélérer la vitesse de traitement d'un processeur tout en maintenant une complexité accrue dans les éléments de circuit du processeur à un minimum. Un processeur est proposé, comprenant un décodeur qui acquiert et décode de manière séquentielle une instruction provenant d'un programme, comprenant une instruction d'un premier type et d'un second type, qui sont classés conformément à une propriété des données sur lesquelles l'instruction doit agir; une première unité d'opération qui reçoit de manière séquentielle à partir du décodeur, et exécute, l'instruction du premier type; un circuit de traitement d'opérande qui substitue une valeur variable, qui est placée dans un registre qui est associé à la première unité d'opération, et qui est incluse à l'intérieur d'un opérande de l'instruction du second type, par une constante; un tampon qui met en file d'attente l'instruction du second type qui a été décodée par le décodeur, et l'opérande de celle-ci qui a été substitué par le circuit de traitement d'opérande; et une seconde unité d'opération qui reçoit de manière séquentielle, en provenance du tampon, et exécute, l'instruction du second type. Des procédés et un programme d'ordinateur pour mettre en œuvre les procédés sont également divulgués.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)