WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008091887) OPTIMISATION PARALLÈLE EN UTILISANT DES INSTANCES DE CELLULES INDÉPENDANTES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/091887    N° de la demande internationale :    PCT/US2008/051696
Date de publication : 31.07.2008 Date de dépôt international : 22.01.2008
Demande présentée en vertu du Chapitre 2 :    24.11.2008    
CIB :
G06F 17/50 (2006.01)
Déposants : PROLIFIC, INC. [US/US]; 39899 Balentine Drive, Suite 380, Newark, CA 94560 (US) (Tous Sauf US).
DE DOOD, Paul [US/US]; (US) (US Seulement).
LEE, Brian [US/US]; (US) (US Seulement).
ALBERS, Daniel [US/US]; (US) (US Seulement)
Inventeurs : DE DOOD, Paul; (US).
LEE, Brian; (US).
ALBERS, Daniel; (US)
Mandataire : MILLER, Mark, E.; O'Melveny & Myers LLP, Two Embarcadero Center, 28th Floor, San Francisco, CA 94111-3823 (US)
Données relatives à la priorité :
11/657,367 24.01.2007 US
Titre (EN) PARALLEL OPTIMIZATION USING INDEPENDENT CELL INSTANCES
(FR) OPTIMISATION PARALLÈLE EN UTILISANT DES INSTANCES DE CELLULES INDÉPENDANTES
Abrégé : front page image
(EN)The present invention provides a method for parallel optimization of an integrated circuit design based on the use of sets of cell instances that are independent from each other. Multiple changes to a design are analyzed in parallel by ensuring that no two cell instances that are being changed are in the same fan-in and fan-out cones. This property allows full timing analysis to be performed on a design such that multiple alternatives are explored in parallel and accurate results are obtained. By ordering the choice of cell instances to change and by ordering the alternatives to try, a greater degree of optimization is found earlier in the process.
(FR)La présente invention concerne un procédé d'optimisation parallèle d'un modèle de circuit intégré sur la base de l'utilisation d'ensembles d'instances de cellules qui sont indépendantes les unes des autres. Plusieurs changements effectués à un modèle sont analysés en parallèle en assurant que deux instances de cellules qui sont changées ne se trouvent pas dans les mêmes cônes d'entrance et de sortance. Cette propriété permet qu'une analyse à plein-temps soit effectuée sur un modèle de sorte que plusieurs alternatives soient examinées en parallèle et que des résultats précis soient obtenus. En ordonnant la sélection des instances de cellules devant être modifiées et en ordonnant les alternatives devant être essayées, un degré d'optimisation plus élevé est trouvé plus tôt dans le procédé.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)