WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008091116) PUCE ASSOCIÉE AUX COEURS DE PROCESSEURS ET PROCÉDÉ DE TRAITEMENT DE DONNÉES AFFÉRENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2008/091116 N° de la demande internationale : PCT/KR2008/000438
Date de publication : 31.07.2008 Date de dépôt international : 24.01.2008
CIB :
G06F 15/163 (2006.01)
Déposants : JEONG, Jong-sik[KR/KR]; KR (UsOnly)
MTEKVISION CO., LTD.[KR/KR]; 3F World Meridian venture center2 426-5 Gasan-dong, Geumcheon-gu Seoul 153-803, KR (AllExceptUS)
Inventeurs : JEONG, Jong-sik; KR
Mandataire : HAN, Sang-chun ; Suite 1806 Anamtower Bldg 702-10 Yeoksam-dong Gangnam-gu Seoul 135-080, KR
Données relatives à la priorité :
10-2007-000845726.01.2007KR
Titre (EN) CHIP COMBINED WITH PROCESSOR CORES AND DATA PROCESSING METHOD THEREOF
(FR) PUCE ASSOCIÉE AUX COEURS DE PROCESSEURS ET PROCÉDÉ DE TRAITEMENT DE DONNÉES AFFÉRENT
Abrégé : front page image
(EN) A chip having integrated multiple processor cores and a data processing method are disclosed. The processor chip includes an MP core (main processor core), an AP core (application processor core) which performs a processing function designated by a control of the MP core, a first SM controller which sets a path such that the MP core is coupled with a shared memory, and a second SM controller which sets a path such that the AP core is coupled with the shared memory. By virtue of the present invention, the number of chips installed can be minimized, to allow efficient utilization of PCB space and enable a compact size for a portable terminal.
(FR) L'invention concerne d'une part une puce dans laquelle sont intégrés des coeurs de processeurs multiples, et d'autre part un procédé de traitement de données. La puce de processeurs comprend un coeur MP (coeur de processeur principal), un coeur AP (coeur de processeur applicatif) qui exécute une fonction de traitement désignée par une commande du coeur MP, un premier dispositif de commande SM qui définit un trajet de sorte que le coeur MP soit couplé à une mémoire partagée, et un second dispositif de commande SM qui définit un trajet de sorte que le coeur AP soit couplé à la mémoire partagée. L'invention permet ainsi de réduire au maximum le nombre de puces montées, d'utiliser efficacement l'espace de la carte PCB et d'obtenir un terminal portatif compact.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : coréen (KO)