WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008087849) DISPOSITIF D'ANALYSE POUR UN DISPOSITIF DE CIRCUIT, PROCÉDÉ D'ANALYSE, PROGRAMME D'ANALYSE ET SUPPORT ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/087849    N° de la demande internationale :    PCT/JP2007/075215
Date de publication : 24.07.2008 Date de dépôt international : 27.12.2007
CIB :
G06F 17/50 (2006.01), H05K 3/00 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
URIU, Kazuhide; (US Seulement).
YAMADA, Toru; (US Seulement).
YAMAOKA, Masahiro; (US Seulement)
Inventeurs : URIU, Kazuhide; .
YAMADA, Toru; .
YAMAOKA, Masahiro;
Mandataire : OGURI, Shohei; Eikoh Patent Office 7-13, Nishi-Shimbashi 1-chome Minato-ku, Tokyo 1050003 (JP)
Données relatives à la priorité :
2007-005609 15.01.2007 JP
2007-005610 15.01.2007 JP
Titre (EN) ANALYZING DEVICE FOR CIRCUIT DEVICE, ANALYZING METHOD, ANALYZING PROGRAM AND ELECRONIC MEDIUM
(FR) DISPOSITIF D'ANALYSE POUR UN DISPOSITIF DE CIRCUIT, PROCÉDÉ D'ANALYSE, PROGRAMME D'ANALYSE ET SUPPORT ÉLECTRONIQUE
(JA) 回路装置の解析装置、解析方法、解析プログラムおよび電子媒体
Abrégé : front page image
(EN)An analyzing method for a circuit board and an analyzing device are provided for making it possible to greatly shorten an analyzing time. An analyzing device for a circuit board is provided with an arithmetic operation device (110), a memory device (140) connected with the arithmetic operation device (110) and an input device (160), wherein the arithmetic operation device (110) is characterized in including a wiring data acquiring unit (310) to acquire data of wiring formed on the circuit board, a basic circuit diagram making-up unit (320) that divides the wiring into meshes to set a cell and a branch to mutually connect neighboring cells, and an interference analysis setting unit (330) that sets a ignoring scope of elements provided at each cell and at each branch.
(FR)L'invention concerne un procédé d'analyse pour une carte de circuit et un dispositif d'analyse pour rendre possible de raccourcir de façon importante un temps d'analyse. Un dispositif d'analyse pour une carte de circuit comporte un dispositif (110) d'opération arithmétique, un dispositif de mémoire (140) connecté au dispositif (110) d'opération arithmétique et un dispositif d'entrée (160), le dispositif (110) d'opération arithmétique étant caractérisé par le fait qu'il comprend une unité (310) d'acquisition de données de câblage pour acquérir des données de câblage formées sur la carte de circuit, une unité (320) de constitution de diagramme de circuit de base qui divise le câblage en maillages pour configurer une cellule et une branche pour se connecter mutuellement à des cellules voisines, et une unité (330) de configuration d'analyse d'interférence qui fixe une portée d'ignorance d'éléments disposés au niveau de chaque cellule et au niveau de chaque branche.
(JA) 解析処理時間を大幅に短縮することができる回路基板の解析方法及び解析装置を提供すること。  演算装置110と、演算装置110に接続された記憶装置140と、演算装置110に接続された入力装置160とを備え、演算装置110は、回路基板に形成される配線のデータを取得する配線データ取得部310と、配線をメッシュ分割して、セルと、互いに隣接するセル間を接続するブランチとを設定する基本回路図作成部320と、各セル及び各ブランチに設定された素子に対して、当該素子を無視する範囲を設定する干渉解析設定部330とを含むことを特徴とする、回路基板の解析装置である。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)