WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008087160) PROCÉDÉ D'ALIMENTATION EN TENSION ET DE TEST INDÉPENDANTS DE PROCESSEUR POUR STRUCTURES À PROCESSEUR MULTICŒUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/087160    N° de la demande internationale :    PCT/EP2008/050451
Date de publication : 24.07.2008 Date de dépôt international : 16.01.2008
CIB :
G06F 1/26 (2006.01), G06F 1/32 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (Tous Sauf US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour, Portsmouth Hampshire PO6 3AU (GB) (MG only).
KIM, Dae, Ik [KR/US]; (US) (US Seulement).
KIM, Jonghae [KR/US]; (US) (US Seulement).
KIM, Moon, Ju [US/US]; (US) (US Seulement).
MOULIC, James, Randal [US/US]; (US) (US Seulement)
Inventeurs : KIM, Dae, Ik; (US).
KIM, Jonghae; (US).
KIM, Moon, Ju; (US).
MOULIC, James, Randal; (US)
Mandataire : GASCOYNE, Belinda; IBM United Kingdom Limited, Intellectual Property Law, Hursley Park, Winchester Hampshire SO21 2JN (GB)
Données relatives à la priorité :
11/624,333 18.01.2007 US
11/624,329 18.01.2007 US
Titre (EN) INDEPENDENT PROCESSOR VOLTAGE SUPPLY AND TESTING METHOD FOR MULTIPLE-CORE PROCESSOR STRUCTURES
(FR) PROCÉDÉ D'ALIMENTATION EN TENSION ET DE TEST INDÉPENDANTS DE PROCESSEUR POUR STRUCTURES À PROCESSEUR MULTICŒUR
Abrégé : front page image
(EN)Systems, methods and program codes are provided for selectively adjusting on a multi-core processor chip structure individual processor core power supply voltages through controlling individual power supplies for each core, in one aspectto ensure that one or more cores operate at clock rates in compliance with one or more performance specifications. Nominal power supply voltage is supplied to a first processing core, and a second core power supply voltage greater or lower than the nominal power supplyvoltage is supplied to a second processing core, both cores operating in compliance with a reference clock rate specification. The second power supply voltage may be selected from ordered discrete supply voltages derived by progressively lowering the nominal supply voltage, optionally wherein the selected supply voltage also enables the second core to operate within another performance specification.
(FR)Systèmes, procédés et codes de programme utilisés pour ajuster de façon sélective des tensions d'alimentation de cœurs de processeur individuels sur une structure à puces à processeur multicœur par commande des alimentations individuelles de chaque cœur, notamment pour assurer le fonctionnement d'un ou de plusieurs cœurs à des fréquences d'horloge données conformément à une ou plusieurs caractéristiques de performance. Une tension d'alimentation nominale est appliquée à un premier cœur de processeur, et une deuxième tension d'alimentation supérieure ou inférieure à la tension d'alimentation nominale est appliquée à un deuxième cœur de processeur, les deux cœurs fonctionnant conformément à une caractéristique de fréquence d'horloge de référence. La deuxième tension d'alimentation peut être sélectionnée parmi une pluralité de tensions d'alimentation discrètes ordonnées obtenues par réduction progressive de la tension d'alimentation nominale, la tension d'alimentation ainsi sélectionnée permettant également éventuellement de faire fonctionner le deuxième cœur de processeur conformément à une autre caractéristique de performance.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)