WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008086432) ÉQUILIBRAGE DE CHARGE AUTOMATIQUE D'UNE CHAÎNE DE TRANSFORMATION GRAPHIQUE 3D
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/086432    N° de la demande internationale :    PCT/US2008/050654
Date de publication : 17.07.2008 Date de dépôt international : 09.01.2008
CIB :
G06T 1/20 (2006.01), G06T 15/00 (2011.01)
Déposants : QUALCOMM Incorporated [US/US]; ATTN: International IP Administration, 5775 Morehouse Drive, San Diego, California 92121 (US) (Tous Sauf US).
WEI, Jian [CN/US]; (US) (US Seulement).
BROWN, James M. [US/US]; (US) (US Seulement).
WU, Chehui [CN/US]; (US) (US Seulement)
Inventeurs : WEI, Jian; (US).
BROWN, James M.; (US).
WU, Chehui; (US)
Mandataire : BACHAND, Richard A.; ATTN: International IP Administration, 5775 Morehouse Drive, San Diego, California 92121-1714 (US)
Données relatives à la priorité :
11/621,917 10.01.2007 US
Titre (EN) AUTOMATIC LOAD BALANCING OF A 3D GRAPHICS PIPELINE
(FR) ÉQUILIBRAGE DE CHARGE AUTOMATIQUE D'UNE CHAÎNE DE TRANSFORMATION GRAPHIQUE 3D
Abrégé : front page image
(EN)A device has a processor for processing a vertex processing stage, a sub-screen dividing stage and a pixel rendering stage of a three-dimensional (3D) graphics pipeline. The processor includes processing threads which balance the work load of the 3D graphics pipeline by prioritizing processing for the pixel rendering stage over other stages. Each processing thread, operating in parallel and independently, checks a level of tasks in a Task list of sub-screen tasks. If the level is below a threshold value, empty or the sub-screen tasks are all locked, the processing thread loops to the vertex processing stage. Otherwise, the processing thread processes a sub-screen task during the pixel rendering stage.
(FR)L'invention concerne un dispositif qui comporte un processeur pour traiter un étage de traitement de sommet, un étage de division de sous-écran et un étage de rendu de pixel d'une chaîne de transformation graphique tridimensionnelle (3D). Le processeur comprend des fils de traitement qui équilibrent la charge de travail de la chaîne de transformation graphique 3D en priorisant le traitement de l'étage de rendu de pixel par rapport à d'autres étages. Chaque fil de traitement, fonctionnant en parallèle et de façon indépendante, vérifie un niveau de tâche dans une liste de tâches de sous-écran. Si le niveau est en dessous d'une valeur seuil, vide ou que les tâches de sous-écran sont toutes verrouillées, le fil de traitement fait une boucle vers l'étage de traitement de sommet. Sinon, le fil de traitement traite une tâche de sous-écran pendant l'étage de rendu de pixel.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)