WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008085647) ANTÉMÉMOIRE CONFIGURABLE POUR MICROPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/085647    N° de la demande internationale :    PCT/US2007/087238
Date de publication : 17.07.2008 Date de dépôt international : 12.12.2007
CIB :
G06F 12/08 (2006.01)
Déposants : MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Boulevard, Chandler, AZ 85224-6199 (US) (Tous Sauf US).
PESAVENTO, Rodney, J. [US/US]; (US) (US Seulement).
LAHTI, Gregg, D. [US/US]; (US) (US Seulement).
TRIECE, Joseph, W. [US/US]; (US) (US Seulement)
Inventeurs : PESAVENTO, Rodney, J.; (US).
LAHTI, Gregg, D.; (US).
TRIECE, Joseph, W.; (US)
Mandataire : SLAYDEN, Bruce, W., II; King & Spalding LLP, 401 Congress Ave., Suite 3200, Austin, TX 78701 (US)
Données relatives à la priorité :
60/870,188 15.12.2006 US
60/870,622 19.12.2006 US
11/928,242 30.10.2007 US
Titre (EN) CONFIGURABLE CACHE FOR A MICROPROCESSOR
(FR) ANTÉMÉMOIRE CONFIGURABLE POUR MICROPROCESSEUR
Abrégé : front page image
(EN)A cache module for a central processing unit has a cache control unit with an interface for a memory, a cache memory coupled with the control unit, wherein the cache memory has a plurality of cache lines, at least one cache line of the plurality of cache lines has an address tag bit field and an associated storage area for storing instructions or data, wherein the address tag bit field is readable and writeable and wherein the cache control unit is operable upon detecting that an address has been written to the address tag bit field to initiate a preload function in which instructions or data from the memory are loaded from the address into the at least one cache line.
(FR)La présente invention concerne un module d'antémémoire pour une unité centrale. Ce module d'antémémoire comprend un contrôleur d'antémémoire pourvu d'une interface pour une mémoire, et une antémémoire couplée au contrôleur. L'antémémoire comporte une pluralité de lignes d'antémémoire dont l'une au moins des comporte une zone binaire d'étiquette d'adresse ainsi qu'une zone mémoire associée servant au stockage d'instructions ou de données. Cette zone binaire d'étiquette d'adresse fonctionne en lecture et en écriture. À la détection qu'une adresse a été écrite dans la zone binaire d'étiquette d'adresse, le contrôleur d'antémémoire lance une fonction de préchargement. Cette fonction sert à charger dans la ligne d'antémémoire considérée les instructions ou les données provenant de la mémoire, à partir de l'adresse considérée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)