WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008084628) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF D'AFFICHAGE, DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION D'UN ÉLÉMENT SEMI-CONDUCTEUR ET ÉLÉMENT SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/084628    N° de la demande internationale :    PCT/JP2007/074157
Date de publication : 17.07.2008 Date de dépôt international : 14.12.2007
CIB :
H01L 21/336 (2006.01), H01L 21/02 (2006.01), H01L 21/28 (2006.01), H01L 27/12 (2006.01), H01L 29/417 (2006.01), H01L 29/786 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
TAKEI, Michiko [JP/--]; (US Seulement).
TOMIYASU, Kazuhide [JP/--]; (US Seulement).
FUKUSHIMA, Yasumori [JP/--]; (US Seulement).
TAKAFUJI, Yutaka [JP/--]; (US Seulement).
MORIGUCHI, Masao [JP/--]; (US Seulement).
DROES, Steven Roy [US/--]; (US Seulement)
Inventeurs : TAKEI, Michiko; .
TOMIYASU, Kazuhide; .
FUKUSHIMA, Yasumori; .
TAKAFUJI, Yutaka; .
MORIGUCHI, Masao; .
DROES, Steven Roy;
Mandataire : YASUTOMI, Yasuo; MT-2 BLDG., 5-36, Miyahara 3-chome, Yodogawa-ku, Osaka-shi, Osaka 5320003 (JP)
Données relatives à la priorité :
2007-002821 10.01.2007 JP
Titre (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING DISPLAY DEVICE, SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF D'AFFICHAGE, DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION D'UN ÉLÉMENT SEMI-CONDUCTEUR ET ÉLÉMENT SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子
Abrégé : front page image
(EN)Disclosed is a method for manufacturing a semiconductor device wherein miniaturization and low resistance of a semiconductor element are realized, while simplifying production processes. Also disclosed are a method for manufacturing a display device, a semiconductor device, a method for manufacturing a semiconductor element, and a semiconductor element. Specifically disclosed is a method for manufacturing a semiconductor device having a semiconductor element on a substrate. This method comprises a metal silicide forming step wherein a semiconductor element having a structure in which a silicon layer and a metal layer are laminated is transferred to a substrate and a metal silicide is made, by heating, from silicon constituting the metal-layer-side portion of the silicon layer and a metal constituting the silicon-layer-side portion of the metal layer.
(FR)Dans le procédé de fabrication de dispositif à semi-conducteur selon l'invention, un élément semi-conducteur est miniaturisé et a une faible résistance, et les procédés de production sont simplifiés. L'invention concerne également un procédé de fabrication d'un dispositif d'affichage, un dispositif à semi-conducteur, un procédé de fabrication d'un élément semi-conducteur et un élément semi-conducteur. Un procédé de fabrication d'un dispositif à semi-conducteur possédant un élément semi-conducteur situé sur un substrat est spécifiquement décrit. Ce procédé comprend une étape de formation de siliciure métallique, qui se déroule de la façon suivante : un élément semi-conducteur dont la structure est formée par laminage d'une couche de silicium et d'une couche métallique est transféré sur un substrat, et un siliciure métallique est réalisé par chauffage à partir du silicium constituant la partie latérale de couche métallique de la couche de silicium et du métal constituant la partie latérale de couche de silicium de la couche métallique.
(JA)本発明は、半導体素子の微細化及び低抵抗化を実現することができるとともに、工程を簡略化することができる半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子を提供する。本発明の半導体装置の製造方法は、基板上に半導体素子を有する半導体装置を製造する方法であって、上記製造方法は、シリコン層及び金属層が積層された構造を有する半導体素子を基板上に転写し、加熱により、シリコン層中の金属層側の部分を構成するシリコンと金属層中のシリコン層側の部分を構成する金属とから金属シリサイドを形成する金属シリサイド形成工程を含むものである。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)