WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008084364) PROCÉDÉ POUR UN TRANSISTOR À EFFET DE CHAMP MÉTAL-OXYDE SEMI-CONDUCTEUR (MOSFET) À IONISATION PAR IMPACT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/084364    N° de la demande internationale :    PCT/IB2007/055352
Date de publication : 17.07.2008 Date de dépôt international : 31.12.2007
CIB :
H01L 29/739 (2006.01), H01L 21/329 (2006.01)
Déposants : NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
SURDEANU, Radu [RO/BE]; (NL) (US Seulement)
Inventeurs : SURDEANU, Radu; (NL)
Mandataire : WHITE, Andrew, G.; c/o NXP Semiconductors, IP Department, Cross Oak Lane, Redhill Surrey RH1 5HA (GB)
Données relatives à la priorité :
07100168.9 05.01.2007 EP
Titre (EN) I-MOSFET MANUFACTURING METHOD
(FR) PROCÉDÉ POUR UN TRANSISTOR À EFFET DE CHAMP MÉTAL-OXYDE SEMI-CONDUCTEUR (MOSFET) À IONISATION PAR IMPACT
Abrégé : front page image
(EN)A method of manufacturing an I-MOS device includes forming a semiconductor layer (2) on a buried insulating layer (4). A gate structure (23) including a gate stack (14) is formed on the semiconductor layer, and used to (5) self align the formation of a source region (28) by implantation. Then, an etch step is used to selectively etch the gate structure (23) and this is followed by forming a drain region (36) by implantation. The method can precisely control the i-region length (38) between source region (28) and gate stack (14).
(FR)L'invention concerne un procédé de fabrication d'un dispositif I-MOS, qui comprend la formation d'une couche semi-conductrice (2) sur une couche isolante (4) enfouie. Une structure de grille (23) comportant une pile de grille (14) est formée sur la couche semi-conductrice et utilisée pour (5) auto-aligner la formation d'une région de source (28) par implantation. Ensuite, une étape de gravure est utilisée pour graver de manière sélective la structure de grille (23) puis pour former une région de drain (36) par implantation. Le procédé peut précisément commander la longueur (38) de la région i entre la région de source (28) et la pile de grille (14).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)