WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008083906) PROCÉDÉ ET APPAREIL DE RÉDUCTION DE LA PUISSANCE D'UN PROCESSEUR DANS UN SYSTÈME DE GESTION D'INFORMATIONS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/083906    N° de la demande internationale :    PCT/EP2007/064261
Date de publication : 17.07.2008 Date de dépôt international : 19.12.2007
CIB :
G06F 1/32 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (Tous Sauf US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour, Portsmouth Hampshire PO6 3AU (GB) (MG only).
BERRY, Robert, Walter, Jr. [US/US]; (US) (US Seulement).
JOHNS, Charles, Ray [US/US]; (US) (US Seulement).
KURUTS, Christopher [US/US]; (US) (US Seulement)
Inventeurs : BERRY, Robert, Walter, Jr.; (US).
JOHNS, Charles, Ray; (US).
KURUTS, Christopher; (US)
Mandataire : SEKAR, Anita; IBM United Kingdom Limited, Intellectual Property Law, Hursley Park, Winchester Hampshire SO21 2JN (GB)
Données relatives à la priorité :
11/621,710 10.01.2007 US
Titre (EN) METHOD AND APPARATUS FOR POWER THROTTLING A PROCESSOR IN AN INFORMATION HANDLING SYSTEM
(FR) PROCÉDÉ ET APPAREIL DE RÉDUCTION DE LA PUISSANCE D'UN PROCESSEUR DANS UN SYSTÈME DE GESTION D'INFORMATIONS
Abrégé : front page image
(EN)A power system couples to a multi-core processor to provide power to the processor. The power system throttles at least one of the cores of the processor when the power that the processor consumes from thepower systemexceeds a predetermined threshold power. The power systemmay reduce the rate of instruction issue by a particular core or clock gate a particular core to provide power throttling. The power system dynamically responds to variance of the actualoutput voltage that processor circuitryreceives from the power system in comparison to an expected output voltage over time and corrects for such variance.
(FR)L'invention concerne un système d'alimentation couplé à un processeur à noyaux multiples pour alimenter le processeur. Le système de puissance réduit au moins un des noyaux du processeur lorsque la puissance du système d'alimentation consommée par le processeur dépasse un seuil prédéterminé. Le système d'alimentation réduit le débit de génération d'instructions par un noyau particulier ou porte d'horloge particulière pour réduire la puissance. Le système de puissance répond à la variation de la tension de sortie réelle que le circuit de processeur reçoit du système de puissance par comparaison avec une tension de sortie prévue sur la durée et corrige une telle variation.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)