WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008083134) PROCÉDÉS DE FABRICATION DE PLAQUES DE PROTECTION POUR LE COUPLAGE RÉDUIT DE CHAMPS DANS UNE MÉMOIRE NON VOLATILE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/083134    N° de la demande internationale :    PCT/US2007/088784
Date de publication : 10.07.2008 Date de dépôt international : 24.12.2007
CIB :
H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 21/8246 (2006.01)
Déposants : SANDISK CORPORATION [US/US]; 601 McCarthy Boulevard, Milpitas, CA 95035 (US) (Tous Sauf US).
YUAN, Jack, H. [US/US]; (US) (US Seulement)
Inventeurs : YUAN, Jack, H.; (US)
Mandataire : MAGEN, Burt; Vierra Magen Marcus & Deniro, LLP, 575 Market Street, Suite 2500, San Francisco, CA 94105 (US)
Données relatives à la priorité :
11/617,593 28.12.2006 US
11/617,598 28.12.2006 US
Titre (EN) METHODS OF FABRICATING SHIELD PLATES FOR REDUCED FIELD COUPLING IN NONVOLATILE MEMORY
(FR) PROCÉDÉS DE FABRICATION DE PLAQUES DE PROTECTION POUR LE COUPLAGE RÉDUIT DE CHAMPS DANS UNE MÉMOIRE NON VOLATILE
Abrégé : front page image
(EN)Shield plates for reduced coupling between charge storage regions in nonvolatile semiconductor memory devices, and associated techniques for forming the same, are provided. Electrical fields associated with charge stored in the floating gates or other charge storage regions of a memory device can couple to neighboring charge storage regions because of the close, and continually decreasing proximity of these regions. A shield plate can be formed adjacent to the bit line sides of floating gates that face opposing bit line sides of adjacent floating gates. Insulating layers can be formed between each shield plate and its corresponding adjacent charge storage region. The insulating layers can extend to the levels of the upper surfaces of the control gates formed above the charge storage regions. In such a configuration, sidewall fabrication techniques can be implemented to form the insulating members and shield plates. Each shield plate can be deposited and etched without complex masking to connect the control gates and shield plates. In one embodiment, the shield plates are at a floating potential.
(FR)L'invention concerne des plaques de protection s'adaptant au couplage réduit entre des régions de stockage de charge de dispositifs semi-conducteurs à mémoire non volatile, et leurs techniques de fabrication associées. Des champs électriques associés à la charge stockée dans des grilles flottantes ou autres régions de stockage de charge d'un dispositif mémoire peuvent se coupler à des régions voisines de stockage de charge du fait que l'étroite proximité de ces régions s'accroît sans cesse. Une plaque de protection peut être formée adjacente à des côtés de lignes de bits des grilles flottantes qui sont opposées aux côtés de lignes de bits des grilles flottantes adjacentes. Des couches isolantes peuvent être formées entre chaque plaque de protection et sa région de stockage de charge adjacente correspondante. Les couches isolantes peuvent s'étendre jusqu'aux surfaces supérieures des grilles de commande formées au-dessus des régions de stockage de charge. Selon ce type de configuration, des techniques de fabrication de parois latérales peuvent être mises en oeuvre pour former les éléments isolants et les plaques de protection. Chaque plaque de protection peut être gravée sans masquage complexe pour raccorder les grilles de commande et les plaques de protection. Selon une forme d'exécution, les plaques de protection se trouvent à un potentiel flottant.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)