WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008083125) MÉMOIRE FLASH, ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/083125    N° de la demande internationale :    PCT/US2007/088743
Date de publication : 10.07.2008 Date de dépôt international : 21.12.2007
CIB :
G11C 16/02 (2006.01), G11C 16/10 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (Tous Sauf US).
ELMHURST, Daniel [US/US]; (US) (US Seulement).
SANTIN, Giovanni [IT/IT]; (IT) (US Seulement).
INCARNATI, Michele [IT/IT]; (IT) (US Seulement).
MOSCHIANO, Violante [IT/IT]; (IT) (US Seulement).
DIIORIO, Ercole [IT/IT]; (IT) (US Seulement)
Inventeurs : ELMHURST, Daniel; (US).
SANTIN, Giovanni; (IT).
INCARNATI, Michele; (IT).
MOSCHIANO, Violante; (IT).
DIIORIO, Ercole; (IT)
Mandataire : MCCRACKIN, Ann M.; Schwegman, Lundberg, Woessner & Kluth, P. A., P. O. Box 2938, Minneapolis, Minnesota 55402 (US)
Données relatives à la priorité :
11/618,652 29.12.2006 US
Titre (EN) FLASH MEMORY AND ASSOCIATED METHODS
(FR) MÉMOIRE FLASH, ET PROCÉDÉS ASSOCIÉS
Abrégé : front page image
(EN)In a method of operation, a flash memory cell is programmed, a word-line voltage is coupled to the flash memory cell, and a state of the flash memory cell is sensed at intervals to generate data to indicate a state of the flash memory cell. In a method of operation, a latch in a cache memory of a NAND flash memory is switched off, and the latch is initialized while the latch is switched off. A read voltage is coupled to a gate of a selected flash memory cell in the NAND flash memory where the selected flash memory cell is coupled to a bit-line, and the bit-line is coupled to an input of the latch while a voltage on the bit-line is changing.
(FR)L'invention concerne un procédé de fonctionnement, dans lequel une cellule de mémoire flash est programmée, une tension de ligne de mots est couplée à la cellule de mémoire flash, et un état de la cellule de mémoire flash est détecté périodiquement afin de générer des données destinées à indiquer un état de la cellule de mémoire flash. Selon un mode de fonctionnement, une bascule dans une mémoire cache d'une mémoire flash NON-ET est coupée, et la bascule est initialisée pendant la coupure de la bascule. Une tension de lecture est couplée à une porte d'une cellule de mémoire flash sélectionnée dans la mémoire flash NON-ET là où la cellule de mémoire flash sélectionnée est couplée à une ligne de bits, et la ligne de bits est couplée à une entrée de la bascule pendant le changement d'une tension sur la ligne de bits.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)