WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008082976) PROCÉDÉ DE RÉDUCTION DE FUITES MIS EN OEUVRE DANS UNE FABRICATION DE RÉSEAUX FRAM HAUTE DENSITÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/082976    N° de la demande internationale :    PCT/US2007/088074
Date de publication : 10.07.2008 Date de dépôt international : 19.12.2007
CIB :
H01L 21/02 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
CELLI, Francis, Gabriel [US/US]; (US) (US Seulement).
UDAYAKUMAR, Kezhakkedath, R. [US/US]; (US) (US Seulement).
SHINN, Gregory, B. [US/US]; (US) (US Seulement).
MOISE, Theodore, S. [US/US]; (US) (US Seulement).
SUMMERFELT, Scott, R. [US/US]; (US) (US Seulement)
Inventeurs : CELLI, Francis, Gabriel; (US).
UDAYAKUMAR, Kezhakkedath, R.; (US).
SHINN, Gregory, B.; (US).
MOISE, Theodore, S.; (US).
SUMMERFELT, Scott, R.; (US)
Mandataire : FRANZ, Warren, L.; Texas Instruments Incorporated, Deputy General Patent Counsel, P.O. Box 655474, MS 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
60/877,299 27.12.2006 US
11/706,722 15.02.2007 US
Titre (EN) METHOD FOR LEAKAGE REDUCTION IN FABRICATION OF HIGH -DENSITY FRAM ARRAYS
(FR) PROCÉDÉ DE RÉDUCTION DE FUITES MIS EN OEUVRE DANS UNE FABRICATION DE RÉSEAUX FRAM HAUTE DENSITÉ
Abrégé : front page image
(EN)A method is provided for fabricating a ferroelectric capacitor structure including a method for etching and cleaning patterned ferroelectric capacitor structures in a semiconductor device. The method comprises etching portions of an upper electrode, etching ferroelectric material (20), and etching a lower electrode to define a patterned ferroelectric capacitor structure, and etching a portion of a lower electrode diffusion barrier structure (30a, 30b). The method further comprises ashing the patterned ferroelectric capacitor structure using a first ashing process, where the ash comprises an oxygen/nitrogen/water-containing ash, performing a wet clean process after the first ashing process, and ashing the patterned ferroelectric capacitor structure using a second ashing process.
(FR)L'invention concerne un procédé de fabrication d'une structure de condensateur ferroélectrique faisant intervenir un procédé d'attaque et de nettoyage de structures de condensateur ferroélectrique à motifs d'un dispositif de semi-conducteur. Le procédé de l'invention consiste à: attaquer les parties d'une électrode supérieure; attaquer les matières ferroélectriques (20); attaquer une électrode inférieure pour définir une structure de condensateur ferroélectrique à motifs, et attaquer une partie d'une structure (30a, 30b) de barrière de diffusion de l'électrode inférieure. Ce procédé consiste également à: incinérer la structure de condensateur ferroélectrique à motifs par un procédé d'incinération dans lequel les cendres contiennent des cendres contenant de l'oxygène/azote/eau; mettre en oeuvre un procédé de nettoyage humide suite à la mise en oeuvre du procédé d'incinération, et incinérer la structure de condensateur ferroélectrique à motifs à l'aide d'un second procédé d'incinération.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)