WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008082660) PROCÉDÉ DE RECUIT ET DE PIÉGEAGE DE PRÉ-TRAITEMENT DE TRANCHE SEMI-CONDUCTRICE ET SYSTÈME POUR UNE FORMATION DE CELLULE SOLAIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/082660    N° de la demande internationale :    PCT/US2007/026498
Date de publication : 10.07.2008 Date de dépôt international : 31.12.2007
CIB :
H01L 21/00 (2006.01)
Déposants : CALISOLAR INC. [US/US]; 3723 Haven Avenue, Suite 133, Menlo Park, CA 94025 (US) (Tous Sauf US).
KIRSCHT, Fritz [US/DE]; (DE) (US Seulement).
OUNADJELA, Kamel [FR/US]; (US) (US Seulement).
RAKOTONIANA, Jean Patrice [MG/DE]; (DE) (US Seulement).
LINKE, Dieter [DE/DE]; (DE) (US Seulement)
Inventeurs : KIRSCHT, Fritz; (DE).
OUNADJELA, Kamel; (US).
RAKOTONIANA, Jean Patrice; (DE).
LINKE, Dieter; (DE)
Mandataire : HULSEY, William, N.; HulseyIP Intellectual Property Laywers P.C., 919 Congress Avenue, Suite 919, Austin, TX 78701 (US)
Données relatives à la priorité :
11/648,127 30.12.2006 US
Titre (EN) SEMICONDUCTOR WAFER PRE-PROCESS ANNEALING & GETTERING METHOD AND SYSTEM FOR SOLAR CELL FORMATION
(FR) PROCÉDÉ DE RECUIT ET DE PIÉGEAGE DE PRÉ-TRAITEMENT DE TRANCHE SEMI-CONDUCTRICE ET SYSTÈME POUR UNE FORMATION DE CELLULE SOLAIRE
Abrégé : front page image
(EN)Techniques are here disclosed for a solar cell pre-processing method and system for annealing and gettering a solar cell semiconductor wafer having an undesirably high dispersion of transition metals, impurities and other defects. The process forms a surface contaminant layer on the solar cell semiconductor (e.g., silicon) wafer. A surface of the semiconductor wafer receives and holds impurities, as does the surface contaminant layer. The lower-quality semiconductor wafer includes dispersed defects that in an annealing process getter from the semiconductor bulk to form impurity cluster toward the surface contaminant layer. The impurity clusters form within the surface contaminant layer while increasing the purity level in wafer regions from which the dispersed defects gettered. Cooling follows annealing for retaining the impurity clusters and, thereby, maintaining the increased purity level of the semiconductor wafer in regions from which the impurities gettered. Multicrystalline semiconductor wafers having grain boundaries with impurities may also undergo the annealing and gettering of dispersed defects to the grain boundaries, further increasing the semiconductor substrate purity levels.
(FR)Des techniques sont présentement décrites pour un procédé de pré-traitement de cellule solaire et un système pour le recuit et le piégeage d'une tranche semi-conductrice de pile solaire ayant une dispersion élevée indésirable de métaux de transition, d'impuretés et autres défauts. Le traitement forme une couche de contaminants de surface sur la tranche semi-conductrice (par exemple, silicium) de pile solaire. Une surface de la tranche semi-conductrice reçoit et conserve des impuretés, comme le fait la couche de contaminants de surface. La tranche semi-conductrice de qualité inférieure comprend des défauts dispersés qui, dans un procédé de recuit, se piègent dans le volume semi-conducteur pour former un amas d'impuretés vers la couche de contaminants de surface. Les amas d'impuretés se forment à l'intérieur de la couche de contaminants de surface, tout en augmentant le niveau de pureté des régions de tranche à partir desquelles les défauts dispersés sont piégés. Un refroidissement suit le recuit pour retenir les amas d'impuretés et, par conséquent, maintenir le niveau de pureté accru de la tranche semi-conductrice dans des régions à partir desquelles les impuretés sont piégées. Les tranches semi-conductrices polycristallines ayant des limites de grain avec des impuretés peuvent également subir le recuit et le piégeage de défauts dispersés aux limites de grain, augmentant davantage les niveaux de pureté de substrat semi-conducteur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)