WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008082591) INTERFACE HAUTE VITESSE POUR UNE MÉMOIRE À MULTIPLES NIVEAUX
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/082591    N° de la demande internationale :    PCT/US2007/026387
Date de publication : 10.07.2008 Date de dépôt international : 28.12.2007
CIB :
G11C 16/10 (2006.01), G11C 16/34 (2006.01), G11C 11/56 (2006.01), G11C 5/06 (2006.01)
Déposants : MARVELL WORLD TRADE LTD. [BB/BB]; L'Horizon Gunsite Road, Brittons Hill, St. Michael, BB 14027 (BB) (Tous Sauf US).
SUTARDJA, Pantas [US/US]; (US) (US Seulement)
Inventeurs : SUTARDJA, Pantas; (US)
Mandataire : BRENNAN, Michael, D.; Harness, Dickey & Pierce, P.L.C., P.O. Box 828, Bloomfield Hills, MI 48303 (US)
Données relatives à la priorité :
60/883,150 02.01.2007 US
Titre (EN) HIGH SPEED INTERFACE FOR MULTI-LEVEL MEMORY
(FR) INTERFACE HAUTE VITESSE POUR UNE MÉMOIRE À MULTIPLES NIVEAUX
Abrégé : front page image
(EN)A solid state memory system comprises a first memory chip that includes a plurality of storage elements, and a controller. Each of the plurality of storage elements have a measurable parameter that varies between a lower limit and an upper limit. The controller receives write data, converts the write data to N target values, and transmits the N target values to the first memory chip. The first memory chip adjusts corresponding measurable parameters of N storage elements of the plurality of storage elements to the N target values, where N is an integer greater than zero.
(FR)L'invention concerne un système mémoire semi-conducteur qui comprend une première puce mémoire comprenant une pluralité d'éléments de stockage et un contrôleur. Chacun de la pluralité d'éléments de stockage a un paramètre mesurable qui varie entre une limite inférieure et une limite supérieure. Le contrôleur reçoit des données d'écriture, convertit les données d'écriture en N valeurs cibles, et transmet les N valeurs cibles à la première puce mémoire. La première puce mémoire ajuste les paramètres mesurables correspondants des N éléments de stockage de la pluralité d'éléments de stockage aux N valeurs cibles, N étant un entier supérieur à zéro.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)