WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008081346) DISPOSITIF ET PROCÉDÉ PERMETTANT DE TESTER UNE UNITÉ DE COMMANDE D'ACCÈS DIRECT À UNE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/081346    N° de la demande internationale :    PCT/IB2007/050002
Date de publication : 10.07.2008 Date de dépôt international : 02.01.2007
CIB :
G06F 11/22 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (Tous Sauf US).
STRULOVICI, Ilan [IL/IL]; (IL) (US Seulement).
ARBEL-MEIROVICH, Erez [IL/IL]; (IL) (US Seulement).
ROSSLER, Amit [IL/IL]; (IL) (US Seulement)
Inventeurs : STRULOVICI, Ilan; (IL).
ARBEL-MEIROVICH, Erez; (IL).
ROSSLER, Amit; (IL)
Données relatives à la priorité :
Titre (EN) DEVICE AND METHOD FOR TESTING A DIRECT MEMORY ACCESS CONTROLLER
(FR) DISPOSITIF ET PROCÉDÉ PERMETTANT DE TESTER UNE UNITÉ DE COMMANDE D'ACCÈS DIRECT À UNE MÉMOIRE
Abrégé : front page image
(EN)A device and a method for testing a DMA controller. The device (10) includes: (i) a DMA controller (20) that includes a first data transfer path (30) and a second data transfer path (40), wherein the first data transfer path (30) and the second data transfer path (40) are mutually independent; (ii) a test unit (60), connected to the first and second data transfer paths (30, 40), that is adapted to control a transfer of data between the first data transfer path (30) and the second data transfer path (40) during a test mode, while masking from a first memory unit (80) coupled to the DMA controller (20), at least one control signal associated with the transfer of data.
(FR)L'invention concerne un dispositif et un procédé permettant de tester une unité de commande d'accès direct à une mémoire (unité de commande DMA). Le dispositif (10) inclut : (i) une unité de commande DMA (20) qui inclut un premier trajet de transfert de données (30) et un second trajet de transfert de données (40), dans laquelle le premier trajet de transfert de données (30) et le second trajet de transfert de données (40) sont mutuellement indépendants; (ii) une unité de test (60), connectée aux premier et second trajets de transfert de données (30, 40), qui est adaptée pour contrôler un transfert de données entre le premier trajet de transfert de données (30) et le second trajet de transfert de données (40), pendant un mode de test, tout en masquant en provenance d'une première unité de mémoire (80) couplée à l'unité de commande DMA (20), au moins un signal de contrôle associé au transfert de données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)