WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008079691) PUCE À SEMI-CONDUCTEUR AVEC GRAVURE DE TRANCHÉE ET PASSIVATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/079691    N° de la demande internationale :    PCT/US2007/087199
Date de publication : 03.07.2008 Date de dépôt international : 12.12.2007
CIB :
H01L 21/4763 (2006.01)
Déposants : TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (Tous Sauf US).
LYNE, Kevin, P. [GB/US]; (US) (US Seulement)
Inventeurs : LYNE, Kevin, P.; (US)
Mandataire : FRANZ, Warren, L.; TEXAS INSTRUMENTS INCORPORATED, Deputy General Patent Counsel, P.O. Box 655474, MS 3999, Dallas, TX 75265-5474 (US)
Données relatives à la priorité :
11/614,369 21.12.2006 US
Titre (EN) SEMICONDUCTOR DIE WITH SEPARATION TRENCH ETCH AND PASSIVATION
(FR) PUCE À SEMI-CONDUCTEUR AVEC GRAVURE DE TRANCHÉE ET PASSIVATION
Abrégé : front page image
(EN)A trench is etched into a scribe path (110) located between integrated circuit dies (105) formed on a semiconductor wafer (100). The etching is conducted to a depth within the semiconductor wafer that extends beyond a depth of circuitry (103) and forms an edge of the die on which a passivation layer is placed. A back surface of the wafer (100) is removed until it intersects the trench. This separates the dies from the wafer, without removing the passivation layer from die edges.
(FR)La présente invention concerne une tranchée gravée dans une voie de traçage (110) placée entre les puces de circuit intégré (105) formées sur une plaquette à semi-conducteur (100). La gravure est réalisée à une épaisseur à l'intérieur de la plaquette à semi-conducteur qui s'étend au-delà d'une épaisseur de la circuiterie (103) et forme un bord de la puce sur lequel une couche de passivation est placée. Une surface arrière de la plaquette (100) est enlevée jusqu'à ce qu'elle traverse la tranchée. Ceci sépare les puces de la plaquette, sans enlever la couche de passivation des bords de la puce.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)