WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008078591) CIRCUIT MIROIR DE COURANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/078591    N° de la demande internationale :    PCT/JP2007/074229
Date de publication : 03.07.2008 Date de dépôt international : 17.12.2007
CIB :
H03F 3/343 (2006.01), G05F 3/26 (2006.01)
Déposants : SANYO ELECTRIC CO., LTD. [JP/JP]; 5-5, Keihan-Hondori 2-chome, Moriguchi-shi, Osaka 5708677 (JP) (Tous Sauf US).
SANYO SEMICONDUCTOR CO., LTD. [JP/JP]; 1-1, Sakata 1-chome, Oizumi-machi, Ora-gun, Gunma 3700596 (JP) (Tous Sauf US).
HASHIMOTO, Fuminori [JP/JP]; (JP) (US Seulement)
Inventeurs : HASHIMOTO, Fuminori; (JP)
Mandataire : YOSHIDA, Kenji; 34-12, Kichijoji-honcho 1-chome Musashino-shi, Tokyo 1800004 (JP)
Données relatives à la priorité :
2006-351119 27.12.2006 JP
Titre (EN) CURRENT MIRROR CIRCUIT
(FR) CIRCUIT MIROIR DE COURANT
(JA) カレントミラー回路
Abrégé : front page image
(EN)[PROBLEMS] To improve accuracy of a current mirror circuit. [MEANS FOR SOLVING PROBLEMS] A current mirror circuit includes a transistor (Q1) wherein a base and a collector are short-circuited, and a transistor (Q2) wherein a base is connected to the base of the transistor (Q1). The current mirror circuit also has a MOS-type compensation transistor wherein a gate is connected to the collector of the transistor (Q1), a source is connected to the bases of the first and the second transistors, and a drain is connected to a power supply. Thus, though a current corresponding to a current flowing in the transistor (Q1) is permitted to flow in the transistor (Q2), a base current is not required in the compensation transistor (Q5).
(FR)L'invention vise à améliorer la précision d'un circuit miroir de courant. A cet effet, un circuit miroir de courant comprend un transistor (Q1) dans lequel une base et un collecteur sont court-circuités, et un transistor (Q2) dans lequel une base est connectée à la base du transistor (Q1). Le circuit miroir de courant a également un transistor de compensation de type MOS dans lequel une grille est connectée au collecteur du transistor (Q1), une source est connectée aux bases des premier et second transistors, et un drain est connecté à une alimentation électrique. Ainsi, bien qu'un courant correspondant à un courant circulant dans le transistor (Q1) soit amené à s'écouler dans le transistor (Q2), un courant de base n'est pas nécessaire dans le transistor de compensation (Q5).
(JA)【課題】カレントミラー回路の精度を向上する。 【解決手段】ベース・コレクタ間が短絡されたトランジスタQ1と、トランジスタQ1のベースにベースが接続されたトランジスタQ2とを含み、トランジスタQ1のコレクタにゲートが接続され、ソースが第1および第2トランジスタのベースに接続され、ドレインが電源に接続されたMOS型の補償トランジスタを有する。これによって、トランジスタQ1に流れる電流に応じた電流をトランジスタQ2に流すが、補償トランジスタQ5には、ベース電流が不要となる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)