WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008078213) PROCÉDÉ ET SYSTÈME PERMETTANT D'IDENTIFIER DES POINTS FAIBLES DANS UN DESSIN DE CIRCUIT INTÉGRÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/078213    N° de la demande internationale :    PCT/IB2007/054993
Date de publication : 03.07.2008 Date de dépôt international : 10.12.2007
CIB :
G03F 1/00 (2012.01), G03F 1/36 (2012.01)
Déposants : NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (Tous Sauf US).
BELLEDENT, Jerome [FR/FR]; (NL) (US Seulement)
Inventeurs : BELLEDENT, Jerome; (NL)
Mandataire : PENNINGS, Johannes, F., M.; c/o NXP Semiconductors, IP Department, HTC 60 1.31 Prof Holstlaan 4, NL-5656 AG Eindhoven, (NL)
Données relatives à la priorité :
06292035.0 21.12.2006 EP
Titre (EN) A METHOD AND SYSTEM FOR IDENTIFYING WEAK POINTS IN AN INTEGRATED CIRCUIT DESIGN
(FR) PROCÉDÉ ET SYSTÈME PERMETTANT D'IDENTIFIER DES POINTS FAIBLES DANS UN DESSIN DE CIRCUIT INTÉGRÉ
Abrégé : front page image
(EN)A method for identifying weak points in the geometry of an integrated circuit, and the critical process condition at which the weak point is likely to fail. The simulation means of the OPC process is used to generate the simulated wafer structure, not only in ideal process conditions, but also at other, non-ideal process conditions. The difference in aerial image intensity of the non-ideal simulations is indicative of the presence and extent of a weak point. The edge-placement error between the ideal simulation and the simulation in which a weak point has been identified is used to determine the location of the weak point in the design.
(FR)L'invention concerne un procédé permettant d'identifier des points faibles dans la géométrie d'un circuit intégré et la condition critique de processus dans laquelle le point faible est susceptible de présenter un défaut. Les moyens de simulation du processus de correction des effets de proximité optique (OPC) servent à obtenir une structure de plaquette simulée, à la fois dans des conditions de processus idéales et dans d'autres conditions de processus non idéales. La différence d'intensité d'images aériennes lors de simulations en conditions non idéales indique la présence et l'importance d'un point faible. L'erreur de positionnement des côtés entre la simulation en conditions idéales et la simulation lors de laquelle un point faible a été identifié sert à déterminer l'emplacement du point faible dans le dessin.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)