WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008077803) PROCESSEUR SIMD AVEC UNITÉ DE RÉDUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/077803    N° de la demande internationale :    PCT/EP2007/063848
Date de publication : 03.07.2008 Date de dépôt international : 12.12.2007
CIB :
G06F 9/302 (2006.01)
Déposants : TELEFONAKTIEBOLAGET L M ERICSSON (publ); S-164 83 Stockholm (SE) (Tous Sauf US).
GUSTAFSSON, Harald [SE/SE]; (SE) (US Seulement).
PERSSON, Per [SE/SE]; (SE) (US Seulement)
Inventeurs : GUSTAFSSON, Harald; (SE).
PERSSON, Per; (SE)
Mandataire : ANDERSSON (LUND), Björn; P.O. Box 793, S-220 07 Lund (SE)
Données relatives à la priorité :
06127071.6 22.12.2006 EP
60/871,907 26.12.2006 US
Titre (EN) SIMD PROCESSOR WITH REDUCTION UNIT
(FR) PROCESSEUR SIMD AVEC UNITÉ DE RÉDUCTION
Abrégé : front page image
(EN)A single-instruction multiple-data processor (10) comprises a plurality of lanes (L0-L7). The number of lanes is at least three. The single-instruction multiple-data processor further comprises a computation unit (20) operatively connected to all of the plurality of lanes (L0-L7). The computation unit (20) is adapted to perform a computational operation involving data elements from all of the plurality of lanes (L0-L7) and generate a single output data element based on a result of said computational operation. The computation unit (20) is adapted to perform the computational operation as a comparison of the data elements from all of the plurality of lanes. A method of processing data in the single-instruction multiple-data processor (10) is also disclosed.
(FR)L'invention concerne un processeur à instruction unique, données multiples (SMID) (10) comprenant une pluralité de bandes (L0-L7). Ces bandes sont au moins au nombre de trois. Le processeur à instruction unique, données multiples, comprend également une unité de calcul connectée fonctionnel à l'ensemble des bandes (L0-L7). Cette unité (20) est conçue pour exécuter une opération de calcul prenant en compte des éléments de données tirés de l'ensemble des bandes (L0-L7) et générer un élément de données de sortie unique en conséquence. Ladite unité de calcul (20) exécute ledit calcul par comparaison des éléments de données pris dans l'ensemble des bandes. Est également décrit un procédé de traitement de données dans le processeur à instruction unique, données multiples (10).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)