Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008064106) PROCÉDÉ POUR FABRIQUER DES TRANSISTORS EEPROM
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/064106 N° de la demande internationale : PCT/US2007/084926
Date de publication : 29.05.2008 Date de dépôt international : 16.11.2007
CIB :
H01L 29/66 (2006.01) ,H01L 27/115 (2006.01) ,H01L 29/788 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
112
Structures de mémoires mortes
115
Mémoires mortes programmables électriquement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
788
à grille flottante
Déposants :
ATMEL CORPORATION [US/US]; 2325 Orchard Parkway San Jose, CA 95131, US (AllExceptUS)
LOJEK, Bohumil [US/US]; US (UsOnly)
Inventeurs :
LOJEK, Bohumil; US
Mandataire :
STEFFEY, Charles, E. ; Shwegman, Lundberg & Woessner, P.A. P.O. Box 2938 Minneapolis, MN 55402, US
Données relatives à la priorité :
11/562,77622.11.2006US
Titre (EN) METHOD OF MAKING EEPROM TRANSISTORS
(FR) PROCÉDÉ POUR FABRIQUER DES TRANSISTORS EEPROM
Abrégé :
(EN) A first mask set (71, 81, 94) is used to define parallel active area stripes while a second mask set (70) with memory cell stripes is perpendicular to the first mask set. The second mask set features cell masks with spaced apart branches (72-74, 82-84, 92-94), one fo a non-volatile memory cell. The branch for the nonvolatile memory cell has a mask portion (21) for defining a subsurface charge region (37) for communicating charge to a floating gate (113). The branches can use sub-masks for defining openings that are less than feature size, for example, for defining the subsurface charge region, yet allowing regions apart from spacers to define feature size and larger gates for desired channel lengths. The implantation of the charge region (37) allows for self-aligned implanting of source-drain regions (125, 127) at locations that have been optimized for desired channel lengths or other parameters.
(FR) L'invention concerne un premier ensemble de masques (71, 81, 94) utilisé pour définir des bandes de surface active parallèles, alors qu'un second ensemble de masques (70) comprenant des bandes de cellules mémoires est perpendiculaire au premier ensemble de masques. Le second ensemble de masques comprend des masques de cellules avec des branchements (72-74, 82-84, 92-94), espacés, l'un d'eux correspondant à une cellule mémoire non volatile. Le branchement comprend une partie masque (21) définissant une région de charge (37) à sous-surface destinée à communiquer la charge vers une passerelle (113) flottante. Les branchements peuvent utiliser des sous-masques pour définir des orifices qui sont inférieurs à leur taille caractéristique, par exemple, pour définir une région de charge de sous-surface, ceci permettant à des régions éloignées des espaceurs de définir une taille caractéristique ainsi que des passerelles plus larges pour des longueurs de canaux souhaitées. L'implantation de la région de charge (37) permet une implantation auto-alignée des régions source-drain (125, 127) à des emplacements qui ont été optimisés pour des longueurs de canaux souhaitées ou d'autres paramètres. Lors de l'implantation des régions source-drain tardivement dans le processus de fabrication, aucun chevauchement n'est possible avec des passerelles formées antérieurement.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)