Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008063699) PROCÉDÉ POUR ÉLIMINER DES NANOAGRÉGATS DE ZONES SÉLECTIONNÉES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/063699 N° de la demande internationale : PCT/US2007/067258
Date de publication : 29.05.2008 Date de dépôt international : 24.04.2007
CIB :
H01L 21/3205 (2006.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31
pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205
Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants :
FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West Austin, Texas 78735, US (AllExceptUS)
RAO, Rajesh, A. [IN/US]; US (UsOnly)
LUO, Tien Ying; US (UsOnly)
MURALIDHAR, Ramachandran [US/US]; US (UsOnly)
STEIMLE, Robert, F [US/US]; US (UsOnly)
STRAUB, Sherry, G. [US/US]; US (UsOnly)
Inventeurs :
RAO, Rajesh, A.; US
LUO, Tien Ying; US
MURALIDHAR, Ramachandran; US
STEIMLE, Robert, F; US
STRAUB, Sherry, G.; US
Mandataire :
KING, Robert, L. ; 7700 W. Parmer Lane MD: TX32/PL02 Austin, Texas 78729, US
Données relatives à la priorité :
11/459,83725.07.2006US
Titre (EN) METHOD FOR REMOVING NANOCLUSTERS FROM SELECTED REGIONS
(FR) PROCÉDÉ POUR ÉLIMINER DES NANOAGRÉGATS DE ZONES SÉLECTIONNÉES
Abrégé :
(EN) A method of making a semiconductor device includes a substrate (12) having a semiconductor layer (12) having a first portion (16) for non-volatile memory and a second portion (18) exclusive of the first portion (16). A first dielectric layer (14) is formed on the semiconductor layer. A plasma nitridation is performed on the first dielectric layer. A first plurality of nanoclusters (20) is formed over the first portion and a second plurality of nanoclusters (28) over the second portion. The second plurality of nanoclusters is removed. A second dielectric layer (38) is formed over the semiconductor layer. A conductive layer (40) is formed over the second dielectric layer.
(FR) L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteur qui comprend un substrat(12) qui possède une couche semi-conductrice (12) ayant une première partie (16) pour une mémoire non volatile, et une seconde partie (18) séparée de la première partie (16). Une première couche diélectrique (14) est formée sur la couche semi-conductrice. Une nitruration au plasma est effectuée sur la première couche diélectrique. Une première pluralité de nanoagrégats (20) est formée au-dessus de la première partie, et une seconde pluralité de nanoagrégats (28) au-dessus de la seconde partie. La seconde pluralité de nanoagrégats est éliminée. Une seconde couche diélectrique (38) est formée au-dessus de la couche semi-conductrice. Une couche conductrice (40) est formée au-dessus de la seconde couche diélectrique.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
KR1020090036569EP2047504JP2009545166CN101501825