Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008063592) CONFIGURATION DE CIRCUIT ET PROCÉDÉS DE FABRICATION POUR LIMITEUR DE SURTENSION VERTICALE ET FILTRE ANTIPARASITE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/063592 N° de la demande internationale : PCT/US2007/024149
Date de publication : 29.05.2008 Date de dépôt international : 16.11.2007
CIB :
H01L 29/06 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
Déposants :
ALPHA & OMEGA SEMICONDUCTOR, LTD. [--/US]; Canon's Court, 22 Victoria Street Hamilton, HM12, BM (AllExceptUS)
MALLIKARARJUNASWAMI, Shekar [US/US]; US (UsOnly)
Inventeurs :
MALLIKARARJUNASWAMI, Shekar; US
BOBDE, Madhur; US
Mandataire :
LIN, Bo-in; 13445 Mandoli Drive Los Altos Hills, CA 94022, US
Données relatives à la priorité :
11/600,69616.11.2006US
Titre (EN) CIRCUIT CONFIGURATION AND MANUFACTURING PROCESSES FOR VERTICAL TRANSIENT VOLTAGE SUPPRESSOR (TVS) AND EMI FILTER
(FR) CONFIGURATION DE CIRCUIT ET PROCÉDÉS DE FABRICATION POUR LIMITEUR DE SURTENSION VERTICALE ET FILTRE ANTIPARASITE
Abrégé :
(EN) A vertical TVS (VTVS) circuit includes a semiconductor substrate for supporting the VTVS device thereon having a heavily doped layer extending to the bottom of substrate. Deep trenches are provided for isolation between multi-channel VTVS. Trench gates are also provided for increasing the capacitance of VTVS with integrated EMI filter.
(FR) La présente invention concerne un circuit de limiteur de surtension verticale ou VTVS (Vertical Transient Voltage Suppressor) comprenant un substrat semi-conducteur servant de support au dispositif VTVS et comportant une couche lourdement dopée atteignant le fond du substrat. Des tranchées profondes assurent une isolation entre VTVS multicanaux. Des portes de tranchées sont également prévues pour augmenter la capacité de VTVS avec filtre antiparasite intégré.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
KR1020090086569EP2087520JP2010510662CN101536189