Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2008062893) TRANSISTOR À COUCHE MINCE, PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHE MINCE ET AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/062893 N° de la demande internationale : PCT/JP2007/072771
Date de publication : 29.05.2008 Date de dépôt international : 26.11.2007
CIB :
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 21/265 (2006.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
G PHYSIQUE
02
OPTIQUE
F
DISPOSITIFS OU SYSTÈMES DONT LE FONCTIONNEMENT OPTIQUE EST MODIFIÉ PAR CHANGEMENT DES PROPRIÉTÉS OPTIQUES DU MILIEU CONSTITUANT CES DISPOSITIFS OU SYSTÈMES ET DESTINÉS À LA COMMANDE DE L'INTENSITÉ, DE LA COULEUR, DE LA PHASE, DE LA POLARISATION OU DE LA DIRECTION DE LA LUMIÈRE, p.ex. COMMUTATION, OUVERTURE DE PORTE, MODULATION OU DÉMODULATION; TECHNIQUES NÉCESSAIRES AU FONCTIONNEMENT DE CES DISPOSITIFS OU SYSTÈMES; CHANGEMENT DE FRÉQUENCE; OPTIQUE NON LINÉAIRE; ÉLÉMENTS OPTIQUES LOGIQUES; CONVERTISSEURS OPTIQUES ANALOGIQUES/NUMÉRIQUES
1
Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source de lumière indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire
01
pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur
13
basés sur des cristaux liquides, p.ex. cellules d'affichage individuelles à cristaux liquides
133
Dispositions relatives à la structure; Excitation de cellules à cristaux liquides; Dispositions relatives aux circuits
136
Cellules à cristaux liquides associées structurellement avec une couche ou un substrat semi-conducteurs, p.ex. cellules faisant partie d'un circuit intégré
1362
Cellules à adressage par une matrice active
1368
dans lesquelles l'élément de commutation est un dispositif à trois électrodes
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26
Bombardement par des radiations ondulatoires ou corpusculaires
263
par des radiations d'énergie élevée
265
produisant une implantation d'ions
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants :
株式会社 液晶先端技術開発センター Advanced LCD Technologies Development Center Co., Ltd. [JP/JP]; 〒2440817 神奈川県横浜市戸塚区吉田町292番地 Kanagawa 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa 2440817, JP (AllExceptUS)
坪井 眞三 TSUBOI, Shinzo [JP/JP]; null (UsOnly)
Inventeurs :
坪井 眞三 TSUBOI, Shinzo; null
Mandataire :
鈴江 武彦 SUZUYE, Takehiko; 〒1050001 東京都港区虎ノ門1丁目12番9号 鈴榮特許綜合事務所内 Tokyo c/o SUZUYE & SUZUYE, 1-12-9, Toranomon Minato-ku, Tokyo 1050001, JP
Données relatives à la priorité :
2006-31728424.11.2006JP
2006-31728524.11.2006JP
2006-31728624.11.2006JP
2006-31728724.11.2006JP
Titre (EN) THIN-FILM TRANSISTOR, THIN-FILM TRANSISTOR MANUFACTURING METHOD, AND DISPLAY
(FR) TRANSISTOR À COUCHE MINCE, PROCÉDÉ DE FABRICATION DE TRANSISTOR À COUCHE MINCE ET AFFICHAGE
(JA) 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
Abrégé :
(EN) A thin-film transistor comprises a semiconductor thin film (12) provided on an insulating surface of a support substrate (10), a gate insulating film (14) provided on the semiconductor thin film (12), and a gate electrode layer (16) formed over the semiconductor thin film (12) with the gate insulating film (14) interposed between them. A semiconductor thin film (12) includes a channel region (12C) provided below the gate electrode layer (16), and a source region (12S) and a drain region (12D) provided on both sides of the channel region (12C). The source region (12S) has an impurity concentration profile such that the impurity concentration decreases from the interface with the gate insulating film (14) toward the interface with the support substrate (10) in the direction of the thickness of the semiconductor thin film (12). In the impurity concentration profile of the source region, the impurity concentration near the support substrate is 1/100 or lower of the impurities near the gate insulating film.
(FR) L'invention concerne un transistor à couche mince qui comprend une couche mince semi-conductrice (12) formée sur une surface isolante d'un substrat support 10), une couche isolante (14) de grille formée sur la couche mince semi-conductrice (12), et une couche d'électrode (16) de grille formée sur la couche mince semi-conductrice (12), la couche isolante (14) de grille étant formée entre ces deux dernières couches. La couche mince semi-conductrice (12) comprend une région canal (12C) formée sous la couche d'électrode (16) de grille, ainsi qu'une région source (12S) et une région drain (12D) formées de part et d'autre de la région canal (12C). La région source (12S) présente un profil de concentration d'impuretés tel que ladite concentration diminue à partir de l'interface avec la couche d'isolation (14) de grille vers l'interface avec le substrat support (10), dans le sens de l'épaisseur de la couche mince semi-conductrice (12). Dans le profil de concentration d'impuretés de la région source, la concentration des impuretés à proximité du substrat support est inférieure ou égale à 1/100 de celle se situant à proximité de la couche isolante de grille.
(JA)  薄膜トランジスタは支持基板(10)の絶縁性表面上に設けられる半導体薄膜(12)と、半導体薄膜(12)上に設けられるゲート絶縁膜(14)と、ゲート絶縁膜(14)を介して半導体薄膜(12)上に形成されるゲート電極層(16)を備え、半導体薄膜(12)はゲート電極層(16)の下方に配置されるチャネル領域(12C)と、チャネル領域(12C)の両側に配置されるソース領域(12S)およびドレイン領域(12D)とを含む。ソース領域(12S)は不純物濃度が半導体薄膜(12)の厚さ方向においてゲート絶縁膜(14)との界面から支持基板(10)との界面に向かって低くなる不純物濃度プロファイルを有し、ソース領域の不純物濃度プロファイルにおいて支持基板付近の不純物濃度がゲート絶縁膜付近の不純物濃度に対して1/100以上低い。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)
Also published as:
US20090021661