Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2008062623) DISPOSITIF DE MÉMOIRE NON VOLATILE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/062623 N° de la demande internationale : PCT/JP2007/070464
Date de publication : 29.05.2008 Date de dépôt international : 19.10.2007
CIB :
H01L 27/10 (2006.01) ,G11C 13/00 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
49
Dispositifs à l'état solide non couverts par les groupes H01L27/-H01L47/109; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
Déposants :
日本電気株式会社 NEC CORPORATION [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
中川 隆史 NAKAGAWA, Takashi [JP/JP]; JP (UsOnly)
Inventeurs :
中川 隆史 NAKAGAWA, Takashi; JP
Mandataire :
宮崎 昭夫 MIYAZAKI, Teruo; 〒1070052 東京都港区赤坂1丁目9番20号 第16興和ビル8階 Tokyo 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome Minato-ku, Tokyo 1070052, JP
Données relatives à la priorité :
2006-31561422.11.2006JP
Titre (EN) NONVOLATILE STORAGE DEVICE
(FR) DISPOSITIF DE MÉMOIRE NON VOLATILE
(JA) 不揮発性記憶装置
Abrégé :
(EN) Provided is an element structure by which operating voltage variance and a leak current in an off-state are reduced in a resistance variable type nonvolatile storage device. The nonvolatile storage device is characterized in having a laminated structure wherein a lower electrode, an upper electrode, one or more amorphous insulating layer between the lower electrode and the upper electrode, and one or more resistance variable layers are laminated.
(FR) La présente invention concerne une structure d'élément par laquelle la variance de tension de fonctionnement et un courant de fuite dans un état d'arrêt sont réduits dans un dispositif de mémoire non volatile de type à résistance variable. Le dispositif de mémoire non volatile est caractérisé par une structure laminée, ladite structure comprenant une électrode inférieure, une électrode supérieure, une ou plusieurs couches isolantes amorphes entre l'électrode inférieure et l'électrode supérieure, et une ou plusieurs couches de résistance variable sont laminées.
(JA)  抵抗変化型の不揮発性記憶装置において、動作電圧のバラツキと素子のオフ状態時のリーク電流の低減を実現できる素子構造を提供する。  下部電極と、上部電極と、下部電極と上部電極間に、1層以上の非晶質の絶縁層と、1層以上の抵抗変化層とが積層された積層構造とを有することを特徴とする不揮発性記憶装置。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)
Also published as:
JPWO2008062623US20100038615CN101542728JP5104763