Recherche dans les collections de brevets nationales et internationales
Une partie du contenu de cette demande n'est pas disponible pour le moment.
Si cette situation persiste, contactez-nous auObservations et contact
1. (WO2008061031) PROCÉDÉS DE GRAVURE D'UNE COUCHE À MOTIF POUR FORMER DES HAUTEURS EN QUINCONCE DANS CELLE-CI ET STRUCTURES INTERMÉDIAIRES DE DISPOSITIFS SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/061031 N° de la demande internationale : PCT/US2007/084323
Date de publication : 22.05.2008 Date de dépôt international : 09.11.2007
CIB :
H01L 21/308 (2006.01) ,H01L 21/033 (2006.01) ,H01L 21/8242 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302
pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
306
Traitement chimique ou électrique, p.ex. gravure électrolytique
308
en utilisant des masques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
027
Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe H01L21/18 ou H01L21/34187
033
comportant des couches inorganiques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8239
Structures de mémoires
8242
Structures de mémoires dynamiques à accès aléatoire (DRAM)
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; Mail Stop 525 8000 South Federal Way Boise, ID 83707-0006, US (AllExceptUS)
WELLS, David, H. [US/US]; US (UsOnly)
Inventeurs :
WELLS, David, H.; US
Mandataire :
WALKOWSKI, Joseph, A. ; Traskbritt 230 South 500 East, Suite 300 P.O. Box 2550 Salt Lake City, UT 84110-2550, US
Données relatives à la priorité :
11/599,91415.11.2006US
Titre (EN) METHODS OF ETCHING A PATTERN LAYER TO FORM STAGGERED HEIGHTS THEREIN AND INTERMEDIATE SEMICONDUCTOR DEVICE STRUCTURES
(FR) PROCÉDÉS DE GRAVURE D'UNE COUCHE À MOTIF POUR FORMER DES HAUTEURS EN QUINCONCE DANS CELLE-CI ET STRUCTURES INTERMÉDIAIRES DE DISPOSITIFS SEMI-CONDUCTEURS
Abrégé :
(EN) A method of forming staggered heights in a pattern layer of an intermediate semiconductor device structure. The method comprises providing an intermediate semiconductor device structure comprising a pattern layer and a first mask layer. forming first openings in the pattern layer, forming spacers adjacent to etched portions of the pattern layer to reduce a width of the first openings, etching the pattern layer to increase a depth of the first openings, and forming second openings in the pattern layer, A method of forming staggered heights in the pattern layer that includes spacers formed on multiple mask layers is also disclosed. Intermediate semiconductor device structures are also disclosed.
(FR) Procédé de formation de hauteurs en quinconce dans une couche à motif d'une structure intermédiaire de dispositif semi-conducteur. Le procédé comprend la fourniture d'une structure intermédiaire de dispositif semi-conducteur comprenant une couche à motif et une première couche de masque, la formation de premières ouvertures dans la couche à motif, la formation d'éléments d'espacement adjacents aux parties gravées de la couche à motif pour réduire une largeur des premières ouvertures, la gravure de la couche à motif pour augmenter une profondeur des premières ouvertures et la formation de secondes ouvertures dans la couche à motifs. Un procédé de formation de hauteurs en quinconce dans la couche à motif qui comprend des éléments d'espacement formés sur des couches de masque multiples est également décrit. Des structures intermédiaires de dispositif semi-conducteur sont également proposées.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)
Also published as:
SG152373KR1020090085642EP2080218JP2010510667CN101536160