Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008055095) TRANSISTOR À EFFET DE CHAMP À JONCTIONS À GRILLE EN POLYSILICIUM À ISOLATION PAR JONCTION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/055095 N° de la demande internationale : PCT/US2007/082815
Date de publication : 08.05.2008 Date de dépôt international : 29.10.2007
CIB :
H01L 21/337 (2006.01) ,H01L 29/808 (2006.01) ,H01L 21/761 (2006.01) ,H01L 27/098 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
337
à jonction PN
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
80
l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse
808
à jonction PN
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76
Réalisation de régions isolantes entre les composants
761
Jonctions PN
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
098
les composants étant des transistors à effet de champ à porte à jonction PN
Déposants :
DSM SOLUTIONS, INC. [US/US]; 130-B Knowles Drive Los Gatos, CA 95032, US (AllExceptUS)
VORA, Madhukar, B. [US/US]; US (UsOnly)
Inventeurs :
VORA, Madhukar, B.; US
Mandataire :
BHAVSAR, Samir, A.; Baker Botts L.L.P. 2001 Ross Avenue, Suite 600 Dallas, TX 75201, US
Données relatives à la priorité :
11/590,37631.10.2006US
Titre (EN) JUNCTION ISOLATED POLY-SILICON GATE JFET
(FR) TRANSISTOR À EFFET DE CHAMP À JONCTIONS À GRILLE EN POLYSILICIUM À ISOLATION PAR JONCTION
Abrégé :
(EN) An integrated Junction Field Effect Transistor is disclosed which is much smaller and much less expensive to fabricate because it does not use Shallow Trench Isolation or field oxide in the semiconductor substrate to isolate separate transistors. Instead, a layer of insulating material is formed on the top surface of said substrate, and interconnect trenches are etched in said insulating layer which do not go all the way down to the semiconductor substrate. Contact openings are etched in the insulating layer all the way down to the semiconductor layer. Doped poly-silicon is formed in the contact openings and interconnect trenches and silicide is formed on tops of the poly-silicon. This contact and interconnect structure applies to any integrated transistor. The integrated JFET disclosed herein does not use STI or field oxide and uses junction isolation. A conventional JFET is built in a P- well. The P- well is encapsulated in an N-well which is implanted into the substrate. Separate contacts to the P-well, N-well and substrate are formed as well as to the source, drain and gate so that the device can be isolated by reverse-biasing a PN junction. Operating voltage is restricted to less than 0.7 volts to prevent latching.
(FR) La présente invention concerne un transistor à effet de champ à jonctions intégré qui est nettement plus petit et nettement moins cher à fabriquer qu'un transistor conventionnel du fait qu'on n'utilise ni l'isolation par tranchées peu profondes, ni l'oxyde de champ dans le substrat semi-conducteur pour isoler des transistors séparés. On forme en revanche une couche de matériau isolant sur la surface supérieure dudit substrat et des tranchées d'interconnexion sont creusées dans la couche isolante, lesdites tranchées n'atteignant pas le substrat semi-conducteur. Des ouvertures de contact sont creusées dans la couche isolante de façon qu'elles atteignent la couche semi-conductrice. Un polysilicium dopé est formé dans les ouvertures de contact et les tranchées d'interconnexion et du siliciure est formé sur le polysilicium. Cette structure de contact et d'interconnexion s'applique à tout transistor intégré. Le transistor à effet de champ à jonctions intégré de cette invention n'utilise pas l'isolation par tranchées peu profondes ou l'oxyde de champ mais l'isolation par jonction. Un transistor à effet de champ à jonctions conventionnel est fabriqué dans un puits P. Le puits P est encapsulé dans un puits N qui est implanté dans le substrat. Des contacts distincts avec le puits P, le puits N et le substrat sont formés ainsi qu'avec la source, le drain et la grille de façon que le dispositif puisse être isolé par polarisation inverse d'une jonction PN. La tension de fonctionnement est limitée à une valeur inférieur à 0,7 volts pour prévenir tout verrouillage.
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)