Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008053858) DISPOSITIF À INTERFACE ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/053858 N° de la demande internationale : PCT/JP2007/071066
Date de publication : 08.05.2008 Date de dépôt international : 29.10.2007
CIB :
G06F 13/38 (2006.01) ,G06F 13/10 (2006.01) ,G06F 13/14 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38
Transfert d'informations, p.ex. sur un bus
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
10
Commande par programme pour dispositifs périphériques
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
Déposants :
株式会社グラフィン GPAPHIN Co., Ltd. [JP/JP]; 〒1400013 東京都品川区南大井3丁目20番5号 タイテック南大井ビル Tokyo Tietech Minami Ohi Bldg., 20-5, Minami Ohi 3-chome, Shinagawa-ku Tokyo 1400013, JP (AllExceptUS)
黒澤 智明 KUROSAWA, Tomoaki [JP/JP]; JP (UsOnly)
堀川 正樹 HORIKAWA, Masaki [JP/JP]; JP (UsOnly)
神薗 浩 KAMIZONO, Hiroshi [JP/JP]; JP (UsOnly)
Inventeurs :
黒澤 智明 KUROSAWA, Tomoaki; JP
堀川 正樹 HORIKAWA, Masaki; JP
神薗 浩 KAMIZONO, Hiroshi; JP
Mandataire :
特許業務法人共生国際特許事務所 KYOSEI INTERNATIONAL PATENT OFFICE; 〒1070052 東京都港区赤坂三丁目8番14号 遠山ビルディング Tokyo Toyama Bldg., 8-14, Akasaka 3-chome, Minato-ku Tokyo 1070052, JP
Données relatives à la priorité :
2006-29786701.11.2006JP
Titre (EN) INTERFACE DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À INTERFACE ET DISPOSITIF ÉLECTRONIQUE
(JA) インタフェース装置及び電子装置
Abrégé :
(EN) Provided is an interface device of the PCIe standard which can simplify the connection to an external device and realize a high speed and a high efficiency. The interface device includes: a first interface unit having reset signal superimposing means which has a physical layer of the PCIe standard, inserts a reset signal detected from a first electronic device into a reception packet received from the first electronic device, and transmits the reception packet superimposed by the reset signal to a second interface unit; the second interface unit having resent signal generation means which has a physical layer of the PCIe standard, reads thereception packet received from the first packet, and generates a reset signal for resetting the second electronic device upon detection of a reset signal in the reception packet; and means for connecting the first interface unit to the second interface unit by an electric signal or an optical communication.
(FR) L'invention concerne un dispositif à interface de la norme PCIe simplifiant la connexion vers un dispositif externe et présentant une vitesse et une efficacité élevées. Le dispositif à interface comprend une première unité à interface pourvue de moyens de superposition de signaux de remise à zéro présentant une couche physique de la norme PCIe, insère un signal de remise à zéro détecté provenant d'un premier dispositif électronique dans un paquet de réception reçu du premier dispositif électronique et transmet le paquet superposé par le signal de remise à zéro à une seconde unité à interface. La seconde unité à interface comprend des moyens de génération de signaux de remise à zéro présentant une couche physique de la norme PCIe, lit le paquet de réception reçu du premier paquet et génère un signal de remise à zéro pour remettre à zéro le second dispositif électronique suite à la détection d'un signal de remise à zéro dans le paquet de réception. Le dispositif de l'invention comprend également des moyens de connexion de la première unité à interface à la seconde unité à interface par un signal électrique ou une communication optique.
(JA) 外部機器との接続を簡素化して高速化及び高効率化を実現できるPCIe規格のインタフェース装置を提供する。PCIe規格の物理層を有し、第1の電子装置からリセット信号を検出した場合、第1の電子装置から受信した受信パケット内にリセット信号を組み込み、リセット信号が重畳された受信パケットを第2のインタフェース部に送信するリセット信号重畳手段を有する第1のインタフェース部と、PCIe規格の物理層を有し、第1のインタフェース部から受信した受信パケットを判読し、受信パケット内にリセット信号を検出した場合、第2の電子装置をリセットするためのリセット信号を生成するリセット信号生成手段を有する第2のインタフェース部と、第1及び第2のインタフェース部間を電気信号又は光通信により接続する手段を具備する。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
JPWO2008053858JP5252292