Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008053709) DISPOSITIF ET PROCÉDÉ DE TEST DE SÉLECTION DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/053709 N° de la demande internationale : PCT/JP2007/070255
Date de publication : 08.05.2008 Date de dépôt international : 17.10.2007
CIB :
G06F 11/22 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22
Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
Déposants :
日本電気株式会社 NEC CORPORATION [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
井上 浩明 INOUE, Hiroaki [JP/JP]; JP (UsOnly)
高木 将通 TAKAGI, Masamichi [JP/JP]; JP (UsOnly)
水野 正之 MIZUNO, Masayuki [JP/JP]; JP (UsOnly)
Inventeurs :
井上 浩明 INOUE, Hiroaki; JP
高木 将通 TAKAGI, Masamichi; JP
水野 正之 MIZUNO, Masayuki; JP
Mandataire :
宮崎 昭夫 MIYAZAKI, Teruo; 〒1070052 東京都港区赤坂1丁目9番20号 第16興和ビル8階 Tokyo 8th Floor, 16th Kowa Bldg., 9-20, Akasaka 1-chome Minato-ku, Tokyo 1070052, JP
Données relatives à la priorité :
2006-29909102.11.2006JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT SCREENING TEST DEVICE AND METHOD
(FR) DISPOSITIF ET PROCÉDÉ DE TEST DE SÉLECTION DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路選別試験装置および方法
Abrégé :
(EN) A semiconductor integrated circuit screening test device having an output signal of instruction execution information and including a plurality of arithmetic units capable of operating in the program. The semiconductor integrated circuit screening test device has an instruction/data signal synchronous circuit for synchronizing the supply of an instruction to each of the arithmetic units and also synchronizing the supply of data thereto and a trace comparison circuit for comparing instruction execution information outputted from each of the arithmetic units with each other and judging whether or not the instruction execution information different in any one of the arithmetic units is outputted.
(FR) L'invention concerne un dispositif de test de sélection de circuit intégré semi-conducteur muni d'un signal de sortie d'informations d'exécution d'instruction et d'une pluralité d'unités arithmétiques capables de fonctionner dans le programme. Le dispositif de test de sélection de circuit intégré semi-conducteur dispose d'un circuit synchrone de signal d'instruction/données pour synchroniser la fourniture d'une instruction à chacune des unités arithmétiques ainsi que la fourniture de données vers lesdites unités ; d'un circuit de comparaison de trace pour comparer les informations d'exécution d'instruction émises par chacune des unités arithmétiques les unes avec les autres et pour déterminer si des informations d'exécution d'instruction différentes dans l'une quelconque des unités arithmétiques sont émises.
(JA)  命令実行情報の出力信号を持ち、プログラムで動作可能な演算装置を複数有する半導体集積回路の選別試験装置が開示される。半導体集積回路の選別試験装置は、各演算装置への命令の供給を同期させ、また各演算装置へのデータの供給を同期させる命令・データ信号同期回路と、各演算装置から出力された命令実行情報同士を比較し、演算装置のいずれかが異なる命令実行情報を出力したか否かを判定するトレース比較回路とを有する。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
US20100077259