Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2008050398) MÉMOIRE À CHANGEMENT DE RÉSISTANCE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2008/050398 N° de la demande internationale : PCT/JP2006/321140
Date de publication : 02.05.2008 Date de dépôt international : 24.10.2006
CIB :
G11C 13/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
Déposants :
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
岩佐 拓 IWASA, Hiroshi [JP/JP]; JP (UsOnly)
青木 正樹 AOKI, Masaki [JP/JP]; JP (UsOnly)
Inventeurs :
岩佐 拓 IWASA, Hiroshi; JP
青木 正樹 AOKI, Masaki; JP
Mandataire :
真田 有 SANADA, Tamotsu; 〒1800004 東京都武蔵野市吉祥寺本町1丁目10番31号吉祥寺マークビル5階 Tokyo Kichijoji-Mark Bldg. 5th Floor 10-31, Kichijoji-honcho 1-chome Musashino-shi, Tokyo 1800004, JP
Données relatives à la priorité :
Titre (EN) RESISTANCE CHANGE MEMORY
(FR) MÉMOIRE À CHANGEMENT DE RÉSISTANCE
(JA) 抵抗変化メモリ
Abrégé :
(EN) A resistance change memory has a plurality of memory blocks (1701) and a word line (WL0). The memory blocks (1701) include a plurality of bit lines (1302,1312); a single transistor (1101) having a current limiting function; a plurality of column switches (1301,1311); a plurality of resistance change memory elements (1401,1411); and a plurality of selecting transistors (1402,1412). The transistor having the current limiting function is disposed between a bit line and a power supply. Each of the column switches is disposed on a respective bit line and includes a respective clamp transistor having a function that clamps the potential of the bit line at a predetermined value or a value lower than it. The resistance change memory elements are connected to the respective bit lines, while the selecting transistors are connected to these respective resistance change memory elements. It is arranged that the word line connect the selecting transistors, which are included in the respective memory blocks, to each other.
(FR) L'invention concerne une mémoire à changement de résistance qui comporte une pluralité de blocs de mémoire (1701) et une ligne de mots (WL0). Les blocs de mémoire (1701) comprennent une pluralité de lignes de bits (1302, 1312); un seul transistor (1101) ayant une fonction de limitation du courant; une pluralité de commutateurs de colonnes (1301, 1311); une pluralité d'éléments de mémoire à changement de résistance (1401, 1411); et une pluralité de transistors de sélection (1402, 1412). Le transistor ayant la fonction de limitation du courant est placé entre une ligne de bits et une alimentation. Chacun des commutateurs de colonnes est placé sur une ligne de bits respective et comprend un transistor de blocage respectif ayant pour fonction de fixer le potentiel de la ligne de bits à une valeur prédéterminée ou une valeur inférieure à cette dernière. Les éléments de mémoire à changement de résistance sont reliés aux lignes de bits respectives, tandis que les transistors de sélection sont reliés à ces éléments de mémoire à changement de résistance respectifs. La ligne de mots relie les transistors de sélection qui sont intégrés dans les blocs de mémoire respectifs.
(JA)  本抵抗変化メモリは、複数のメモリブロック(1701)と、ワードライン(WL0)とを備える。メモリブロック(1701)は、複数のビットライン(1302,1312)と、1つの電流制限機能を有するトランジスタ(1101)と、複数のカラムスイッチ(1301,1311)と、複数の抵抗変化メモリ素子(1401,1411)と、複数の選択トランジスタ(1402,1412)とを含む。電流制限機能を有するトランジスタは、ビットラインと電源との間に設けられている。カラムスイッチは、ビットラインに設けられ、ビットラインの電位を所定値以下にクランプする機能を有するクランプトランジスタを含む。抵抗変化メモリ素子は、ビットラインに接続されており、この抵抗変化メモリ素子に選択トランジスタが接続されている。ワードラインは、複数のメモリブロックのそれぞれに含まれる選択トランジスタを接続するように構成されている。
front page image
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)