WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008048798) EFFACEMENT PARTAGÉ, ET VÉRIFICATION D'EFFACEMENT DANS UNE MÉMOIRE NON-VOLATILE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/048798    N° de la demande internationale :    PCT/US2007/080626
Date de publication : 24.04.2008 Date de dépôt international : 05.10.2007
CIB :
G11C 16/34 (2006.01), G11C 16/16 (2006.01)
Déposants : SANDISK CORPORATION [US/US]; 601 Mccarthy Boulevard, Milpitas, CA 95035 (US) (Tous Sauf US).
ITO, Fumitoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : ITO, Fumitoshi; (JP)
Mandataire : MAGEN, Burt; Vierra Magen Marcus & Deniro, LLP, 575 Market Street, Suite 2500, San Francisco, CA 94105 (US)
Données relatives à la priorité :
11/549,533 13.10.2006 US
11/549,515 13.10.2006 US
Titre (EN) PARTITIONED ERASE AND ERASE VERIFICATION IN NON-VOLATILE MEMORY
(FR) EFFACEMENT PARTAGÉ, ET VÉRIFICATION D'EFFACEMENT DANS UNE MÉMOIRE NON-VOLATILE
Abrégé : front page image
(EN)A set of memory cells can be erased by individually erasing portions of the set in order to normalize the erase behavior of each memory cell and provide more consistent erase rates. An erase voltage pulse can be applied to the set of memory cells with a first group of cells biased for erase and a second group biased to inhibit erase. A second erase voltage pulse can then be applied with the second group biased for erase and the first group biased to inhibit erase. The groups are chosen so that the erase potentials for the cells in the first subset during the first pulse are about equal, so that the erase potentials for the cells in the second subset during the second pulse are about equal, and so that the erase potentials for the cells of the first subset are about the same as the erase potentials for the cells of the second subset. In one embodiment, the bias conditions for the string during each individual erase are selected so that every memory cell of the set will experience similar capacitive coupling effects from neighboring transistors.
(FR)L'invention concerne un ensemble de cellules de mémoire qui peut être effacé en effaçant individuellement des parties de l'ensemble afin de normaliser le comportement d'effacement de chaque cellule de mémoire, et de fournir des taux d'effacement plus conséquents. Une impulsion de tension d'effacement peut être appliquée à l'ensemble de cellules de mémoire avec un premier groupe de cellules polarisé pour un effacement, et un second groupe polarisé pour empêcher un effacement. Une seconde impulsion de tension d'effacement peut alors être appliquée au second groupe polarisé pour un effacement et au premier groupe polarisé pour empêcher un effacement. Les groupes sont choisis de sorte que les potentiels d'effacement pour les cellules dans le premier sous-ensemble pendant la première impulsion sont environ égaux, de sorte que les potentiels d'effacement pour les cellules dans le second sous-ensemble pendant la seconde impulsion sont environ égaux, et de sorte que les potentiels d'effacement pour les cellules du premier sous-ensemble sont environ identiques aux potentiels d'effacement pour les cellules du second sous-ensemble. Selon un mode de réalisation, les conditions de polarisation pour la chaîne pendant chaque effacement individuel sont choisies de sorte que chaque cellule de mémoire de l'ensemble va éprouver des effets de couplage capacitif similaires à partir de transistors voisins.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)