WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008047530) DISPOSITIF ET PROCÉDÉ DE STOCKAGE NON VOLATILES ET LEUR PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/047530    N° de la demande internationale :    PCT/JP2007/068392
Date de publication : 24.04.2008 Date de dépôt international : 21.09.2007
CIB :
H01L 27/10 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
TAKAGI, Takeshi; (US Seulement).
MIKAWA, Takumi; (US Seulement)
Inventeurs : TAKAGI, Takeshi; .
MIKAWA, Takumi;
Mandataire : PATENT CORPORATE BODY ARCO PATENT OFFICE; 3rd Fl., Bo-eki Bldg., 123-1, Higashimachi, Chuo-ku, Kobe-shi, Hyogo 6500031 (JP)
Données relatives à la priorité :
2006-281081 16.10.2006 JP
Titre (EN) NON-VOLATILE STORAGE DEVICE AND METHOD FOR MANUFACTURING THE SAME
(FR) DISPOSITIF ET PROCÉDÉ DE STOCKAGE NON VOLATILES ET LEUR PROCÉDÉ DE FABRICATION
(JA) 不揮発性記憶素子およびその製造方法
Abrégé : front page image
(EN)Disclosed is a non-volatile storage device (20) comprising a variable resistance element (14) formed on a substrate (10) and a diode (18) which is connected in series with the variable resistance element (14) in the stacking direction. In the variable resistance element (14), a variable resistance film (11) is interposed between a lower electrode (12) and an upper electrode (13). In the diode (18), an insulating layer (15) or a semiconductor layer (15) is interposed between a first electrode (16) on the lower side and a second electrode (17) on the upper side. The variable resistance film (11) is buried in a first contact hole (21) formed on the lower electrode (12). A first area (22) of the insulating layer (15) or the semiconductor layer (15) of the diode (18) in contact with the first electrode (16) is larger than at least one of a second area (23) of the variable resistance film (11) in contact with the upper electrode (13) and a third area (24) of the variable resistance film (11) in contact with the lower electrode (12).
(FR)La présente invention concerne un dispositif de stockage non-volatile (20) comprenant un élément à résistance variable (14) formé sur un substrat (10) et une diode (18) raccordée en série à l'élément de résistance variable (14) dans la direction de l'empilement. Dans l'élément à résistance variable (14), un film à résistance variable (11) est intercalé entre une électrode inférieure (12) et une électrode supérieure (13). Dans la diode (18), une couche isolante (15) ou une couche à semi-conducteurs (15) est intercalée entre une première électrode (16) sur le côté inférieur et une seconde électrode (17) sur le côté supérieur. Le film à résistance variable (11) est enserré dans un premier orifice de contact (21) formé sur l'électrode inférieure (12). Une première zone (22) de la couche isolante (15) ou de la couche à semi-conducteurs (15) de la diode (18) au contact de la première électrode (16) est supérieure à au moins une deuxième zone (23) du film à résistance variable (11) au contact de l'électrode supérieure (13) et une troisième zone (24) du film à résistance variable (11) au contact de l'électrode inférieure (12).
(JA) 本発明の不揮発性記憶素子(20)は、基板(10)の上に形成された、可変抵抗膜(11)が下部電極(12)と上部電極(13)とに挟まれた抵抗変化素子(14)と、この抵抗変化素子(14)と積層方向に直列に接続され、絶縁層(15)または半導体層(15)が下部の第1の電極(16)と上部の第2の電極(17)とに挟まれたダイオード(18)と、を有して構成される。そして、可変抵抗膜(11)は、下部電極(12)上に形成された第1のコンタクトホール(21)に埋め込まれている。そして、ダイオード(18)の絶縁層(15)または半導体層(15)が第1の電極(16)と接触する第1の面積(22)は、可変抵抗膜(11)が上部電極(13)と接触する第2の面積(23)および可変抵抗膜(11)が下部電極(12)と接触する第3の面積(24)の少なくとも一方よりも大きい構成となっている。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)