WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008045202) PROCÉDÉ DE DÉPÔT DE SIO2 CONFORME À FAIBLE TEMPÉRATURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/045202    N° de la demande internationale :    PCT/US2007/020687
Date de publication : 17.04.2008 Date de dépôt international : 25.09.2007
CIB :
H01L 21/314 (2006.01), H01L 21/308 (2006.01), H01L 21/316 (2006.01), H01L 21/033 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83716-9632 (US) (Tous Sauf US).
SMYTHE, John, A. [US/US]; (US) (US Seulement).
SANDHU, Gurtej, S. [US/US]; (US) (US Seulement).
COPPA, Brian, J. [US/US]; (US) (US Seulement).
SURTHI, Shyam [IN/US]; (US) (US Seulement).
MENG, Shuang [CN/US]; (CN) (US Seulement)
Inventeurs : SMYTHE, John, A.; (US).
SANDHU, Gurtej, S.; (US).
COPPA, Brian, J.; (US).
SURTHI, Shyam; (US).
MENG, Shuang; (CN)
Mandataire : ROMANI, Michael, E.; Micron Technology, Inc., 8000 S. Federal Way, Boise, ID 83716-9632 (US)
Données relatives à la priorité :
11/543,515 05.10.2006 US
Titre (EN) METHOD TO DEPOSIT CONFORMAL LOW TEMPERATURE SIO2
(FR) PROCÉDÉ DE DÉPÔT DE SIO2 CONFORME À FAIBLE TEMPÉRATURE
Abrégé : front page image
(EN)Methods of controlling critical dimensions of reduced-sized features during semiconductor fabrication through pitch multiplication are disclosed. Pitch multiplication is accomplished by patterning mask structures via conventional photoresist techniques and subsequently transferring the pattern to a sacrificial material. Spacer regions are then formed on the vertical surfaces of the transferred pattern following the deposition of a conformal material via atomic layer deposition. The spacer regions, and therefore the reduced features, are then transferred to a semiconductor substrate.
(FR)L'invention concerne des procédés de contrôle des dimensions critiques de caractéristiques de taille réduite lors de la fabrication de semi-conducteurs par multiplication des espaces. La multiplication des espaces est réalisée en créant des motifs de structures masquées par des techniques de photorésist classiques, puis en transférant les motifs sur un matériau sacrificiel. Des régions d'espaceur sont ensuite formées sur les surfaces verticales des motifs transférés après le dépôt d'un matériau conforme par dépôt d'une couche atomique. Les régions d'espaceur, et donc les caractéristiques de taille réduite, sont ensuite transférées sur un substrat de semi-conducteur.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)