WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008024572) Dispositif à superjonction et tranchée, et procédé associé
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/024572    N° de la demande internationale :    PCT/US2007/073837
Date de publication : 28.02.2008 Date de dépôt international : 19.07.2007
CIB :
H01L 21/02 (2006.01), H01L 29/66 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (Tous Sauf US).
DE FRESART, Edouard D. [US/US]; (US) (US Seulement).
BAIRD, Robert W. [US/US]; (US) (US Seulement)
Inventeurs : DE FRESART, Edouard D.; (US).
BAIRD, Robert W.; (US)
Mandataire : KING, Robert, L.; 7700 W. Parmer Lane, MD: TX32/PL02, Austin, TX 78729 (US)
Données relatives à la priorité :
11/510,547 25.08.2006 US
Titre (EN) SUPERJUNCTION TRENCH DEVICE AND METHOD
(FR) Dispositif à superjonction et tranchée, et procédé associé
Abrégé : front page image
(EN)Semiconductor structures and methods are provided for a semiconductor device (40) employing a superjunction structure (41) and overlying trench (91) with embedded control gate (48). The method comprises, forming (52-6, 52-9) interleaved first (70-1, 70-2, 70-3, 70-4, etc.) and second (74-1, 74-2, 74-3, etc.) spaced-apart regions of first (70) and second (74) semiconductor materials of different conductivity type and different mobilities so that, in a first embodiment, the second semiconductor material (74) has a higher mobility for the same carrier type than the first semiconductor material (70), and providing (52-14) an overlying third semiconductor material (82) in which a trench (90, 91) is formed with sidewalls (913) having thereon a fourth semiconductor material (87) that has a higher mobility than the third material (82), adapted to carry current (50) between source regions (86), through the fourth (87) semiconductor material in the trench (91) and the second semiconductor material (74) in the device drift space (42) to the drain (56). In a further embodiment, the first (70) and third (82) semiconductor materials are relaxed materials and the second (74) and fourth (87) semiconductor materials are strained semiconductor materials.
(FR)L'invention concerne des structures semi-conductrices et des procédés permettant d'obtenir un dispositif semi-conducteur (40) employant une structure de superjonction (41) et une tranchée superposée (91) avec une grille de commande intégrée (48). Le procédé comprend les étapes consistant à former (52-6, 52-9) des premières régions (70-1, 70-2, 70-3, 70-4, etc.) entrelacées et des deuxièmes régions (74-1, 74-2, 74-3, etc.) espacées, réalisées en un premier (70) et un deuxième (74) matériau semi-conducteur avec un type de conductivité différent et des mobilités différentes, de telle sorte que, dans un premier mode de réalisation, le deuxième matériau semi-conducteur (74) présente une mobilité supérieure à celle du premier matériau semi-conducteur (70) pour le même type de porteur, et à fournir (52-14) un troisième matériau semi-conducteur (82) superposé dans lequel une tranchée (90, 91) est formée avec des parois latérales (913) sur lesquelles se trouve un quatrième matériau semi-conducteur (87) qui présente une mobilité supérieure à celle du troisième matériau (82), adapté pour transporter un courant (50) depuis des régions de source (86), à travers le quatrième matériau semi-conducteur (87) dans la tranchée (91) et le deuxième matériau semi-conducteur (74) dans l'espace de dérive (42) du dispositif jusqu'au drain (56). Dans un autre mode de réalisation, le premier (70) et le troisième (82) matériau semi-conducteur sont des matériaux relaxés, et le deuxième (74) et le quatrième (87) matériau semi-conducteur sont des matériaux semi-conducteurs contraints.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)