WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008020149) ORDONNANCEMENT DE BITS POUR UNE TRANSMISSION DE DONNÉES EN SÉRIE PAR PAQUETS SUR UN CIRCUIT INTÉGRÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/020149    N° de la demande internationale :    PCT/GB2006/003068
Date de publication : 21.02.2008 Date de dépôt international : 16.08.2006
CIB :
H04L 12/56 (2006.01)
Déposants : ARM LIMITED [GB/GB]; 110 Fulbourn Road, Cherry Hinton, Cambridge CB1 9NJ (GB) (Tous Sauf US).
MATHEWSON, Bruce, James [GB/GB]; (GB) (US Seulement).
HARRIS, Anthony, John [GB/GB]; (GB) (US Seulement)
Inventeurs : MATHEWSON, Bruce, James; (GB).
HARRIS, Anthony, John; (GB)
Mandataire : ROBINSON, Nigel, Alexander, Julian; D. Young & Co., 120 Holborn, London EC1N 2DY (GB)
Données relatives à la priorité :
Titre (EN) BIT ORDERING FOR PACKETISED SERIAL DATA TRANSMISSION ON AN INTEGRATED CIRCUIT
(FR) ORDONNANCEMENT DE BITS POUR UNE TRANSMISSION DE DONNÉES EN SÉRIE PAR PAQUETS SUR UN CIRCUIT INTÉGRÉ
Abrégé : front page image
(EN)An on-chip integrated circuit interconnect (16) uses a serialization technique to divide a transaction to be transmitted into a sequence of transmission packets which are serially transmitted over a narrower connection. The order in which bits of the transaction are allocated to transmission packets is selected such that higher priority bits required by a receiving slave device in order that it can commence processing the transaction are sent first. This reduces the latency of the system.
(FR)Une interconnexion de circuit intégré sur puce (16) utilise une technique de sérialisation pour diviser une transaction devant être transmise en une séquence de paquets de transmission qui sont transmis en série sur une connexion plus étroite. L'ordre dans lequel les bits de la transaction sont alloués aux paquets de transmission est sélectionné de telle sorte que les bits assortis de la plus haute priorité requise pour qu'un dispositif de réception esclave commence un traitement de la transaction sont envoyés en premier, ce qui réduit la latence du système.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)