WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008018197) FILTRE NUMÉRIQUE, SON DISPOSITIF DE SYNTHÈSE, PROGRAMME DE SYNTHÈSE, ET SUPPORT D'ENREGISTREMENT DE PROGRAMME DE SYNTHÈSE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/018197    N° de la demande internationale :    PCT/JP2007/055542
Date de publication : 14.02.2008 Date de dépôt international : 19.03.2007
Demande présentée en vertu du Chapitre 2 :    29.10.2007    
CIB :
H03H 17/04 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
NAGANO, Kouichi; (US Seulement)
Inventeurs : NAGANO, Kouichi;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053 (JP)
Données relatives à la priorité :
2006-215782 08.08.2006 JP
Titre (EN) DEGITAL FILTER, ITS SYNTHESIZING DEVICE, SYNTHESIZING PROGRAM AND SYNTHESIZING PRORAM RECORDING MEDIUM
(FR) FILTRE NUMÉRIQUE, SON DISPOSITIF DE SYNTHÈSE, PROGRAMME DE SYNTHÈSE, ET SUPPORT D'ENREGISTREMENT DE PROGRAMME DE SYNTHÈSE
(JA) デジタルフィルタ、その合成装置、合成プログラム、及び合成プログラム記録媒体
Abrégé : front page image
(EN)In an IIR digital filter, for instance, a multiple-input multiplier and adder circuit is used in place of a plurality of multipliers and a plurality of adders as a structural element. With this structure, since a plurality of multipliers and a plurality of adders are not used, the circuit is designed for miniaturization. In addition, since the multiple-input multiplier and adder circuit makes it possible in structure to carry out pipe-line processing for increasing a processing speed in feedback processing, high speed filter processing is also achievable.
(FR)Dans un filtre numérique IIR, par exemple, un circuit multiplicateur et additionneur à entrées multiples est utilisé en tant qu'élément structurel à la place d'une pluralité de multiplicateurs et d'une pluralité d'additionneurs. Grâce à cette structure simplifiée, le circuit se prête à la miniaturisation. De plus, le circuit multiplicateur et additionneur à entrées multiples permet la mise en oeuvre au sein de la structure d'un traitement pipeline visant à augmenter la vitesse de traitement d'une opération d'asservissement, et donc la mise en œuvre d'un filtrage très rapide.
(JA) 例えばIIRデジタルフィルタにおいて、構成要素として、複数の乗算器及び複数の加算器に代えて、多入力乗算加算回路を使用する。これにより、複数の乗算器及び複数の加算器を使用しないので、回路の小型化が図られると共に、多入力乗算加算回路は、フィードバック処理において処理速度を上げるためのパイプライン処理が可能な構成であるので、フィルタ処理の高速化も可能である。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)