WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008014183) configurations de rafraîchissement de mémoires dynamiques et procédés de régulation de fuite
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/014183    N° de la demande internationale :    PCT/US2007/073931
Date de publication : 31.01.2008 Date de dépôt international : 19.07.2007
CIB :
G11C 7/00 (2006.01)
Déposants : ZMOS TECHNOLOGY, INC. [US/US]; 2550 North First Street, San Jose, CA 95131 (US) (Tous Sauf US).
YOO, Seung-moon [KR/US]; (US) (US Seulement).
CHOI, Myung, Chan [KR/US]; (US) (US Seulement).
SHIN, Sangho [KR/US]; (US) (US Seulement).
HAN, Sang-kyun [KR/US]; (US) (US Seulement)
Inventeurs : YOO, Seung-moon; (US).
CHOI, Myung, Chan; (US).
SHIN, Sangho; (US).
HAN, Sang-kyun; (US)
Mandataire : O'BANION, John, P.; O'BANION & RITCHEY LLP, 400 Capital Mall, Suite 1550, Sacramento, California 95814 (US)
Données relatives à la priorité :
11/779,716 18.07.2007 US
60/833,599 26.07.2006 US
Titre (EN) DYNAMIC MEMORY REFRESH CONFIGURATIONS AND LEAKAGE CONTROL METHODS
(FR) configurations de rafraîchissement de mémoires dynamiques et procédés de régulation de fuite
Abrégé : front page image
(EN)Dynamic Random Access Memory (DRAM) circuits and methods are described for reducing leakage and increasing repaired yield. These objects are accomplished according to the invention by grouping refresh cycles within a single activation of power control, the use of limiting circuits (20a-20d) or fuses to mitigate power losses associated with micro-bridging of bit-lines and word-lines, modulating the bit-line voltage at the end of precharge cycles (14), configuring refresh control circuits to use redundant word-lines in generating additional refresh cycles for redundant rows of memory cells (24), and combinations thereof. In one aspect, word-line fuses indicate modes of use as: unused, replacement, additional refresh, and replacement with additional refresh. The refresh control circuit utilizes these modes in combination with the X-address stored in the word-line fuses for controlling the generation of additional refresh cycles toward overcoming insufficient data retention intervals in select memory cell rows.
(FR)L'invention concerne des circuits et des procédés de mémoires vives dynamiques (DRAM) pour réduire les fuites et augmenter le rendement réparé. Ces objets sont réalisés selon l'invention en groupant des cycles de rafraîchissement dans une activation unique de régulation de puissance, en utilisant des circuits ou des fusibles de limitation pour atténuer des pertes de puissance associées au micropontage de lignes de bits et de lignes de mots, en modulant la tension de ligne de bits à la fin des cycles de précharge, en configurant des circuits de régulation de rafraîchissement pour utiliser des lignes de mots redondantes en générant des cycles de rafraîchissement supplémentaires pour des rangées redondantes de cellules de mémoire, et des combinaisons de ces opérations. Dans un aspect, des fusibles de lignes de mots indiquent des modes d'utilisation tels que : inutilisé, remplacement, rafraîchissement supplémentaire, et remplacement avec rafraîchissement supplémentaire. Le circuit de régulation de rafraîchissement utilise ces modes conjointement à l'adresse X stockée dans les fusibles de lignes de mots pour réguler la génération de cycles de rafraîchissement supplémentaires pour la maîtrise des intervalles de rétention de données insuffisants dans des rangées de cellules de mémoire sélectionnées.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)