WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008013086) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS NON VOLATIL ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/013086    N° de la demande internationale :    PCT/JP2007/064174
Date de publication : 31.01.2008 Date de dépôt international : 18.07.2007
Demande présentée en vertu du Chapitre 2 :    15.05.2008    
CIB :
H01L 27/10 (2006.01), G11C 13/00 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
MIKAWA, Takumi; (US Seulement).
TAKAGI, Takeshi; (US Seulement)
Inventeurs : MIKAWA, Takumi; .
TAKAGI, Takeshi;
Mandataire : PATENT CORPORATE BODY ARCO PATENT OFFICE; 3rd Fl., Bo-eki Bldg., 123-1, Higashimachi, Chuo-ku, Kobe-shi, Hyogo 6500031 (JP)
Données relatives à la priorité :
2006-204359 27.07.2006 JP
Titre (EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS NON VOLATIL ET SON PROCÉDÉ DE FABRICATION
(JA) 不揮発性半導体記憶装置およびその製造方法
Abrégé : front page image
(EN)A nonvolatile semiconductor storage device (25) is provided with a semiconductor substrate (11); a lower layer wiring (12) formed on the semiconductor substrate (11); an upper layer wiring (20) formed to intersect with the lower layer wiring (12), above the lower layer wiring (12); an interlayer insulating film (13) arranged between the lower layer wiring (12) and the upper layer wiring (20); and a resistance changing layer (15), which is embedded in a contact hole (14) formed on the interlayer insulating film (13) and is electrically connected with the lower layer wiring (12) and the upper layer wiring (20). The upper layer wiring (20) has at least two layers, which are a lowermost layer (21) composed of a conductive material having a hydrogen barrier characteristic, and a conductor layer (22) having a specific resistance smaller than that of the lowermost layer (21).
(FR)Le dispositif de stockage à semi-conducteurs non volatil (25) selon l'invention comporte un substrat à semi-conducteurs (11); un câblage de couche inférieure (12) formé sur le substrat semi-conducteur (11); un câblage de couche supérieure (20) formé de façon à croiser le câblage de couche inférieure (12), au-dessus du câblage de couche inférieure (12); une pellicule isolante intercouche (13) disposée entre le câblage de couche inférieure (12) et le câblage de couche supérieure (20); et une couche de modification de résistance (15) qui est incorporée dans un trou de contact (14) percé dans la pellicule isolante intercouche (13) et est connectée électriquement au câblage de couche inférieure (12) et au câblage de couche supérieure (20). Le câblage de couche supérieure (20) comporte au moins deux couches qui sont la couche la plus basse (21) composée d'un matériau conducteur présentant une caractéristique de barrière à l'hydrogène, et une couche conductrice (22) dont la résistance spécifique est inférieure à celle de la couche la plus basse (21).
(JA) 不揮発性半導体記憶装置25は、半導体基板11と、半導体基板11上に形成された下層配線12と、下層配線12の上方で下層配線12と交差するように形成された上層配線20と、下層配線12と上層配線20との間に設けられた層間絶縁膜13と、層間絶縁膜13に形成されたコンタクトホール14中に埋め込まれ、下層配線12および上層配線20と電気的に接続された抵抗変化層15とを備え、上層配線20は、水素バリア性を有する導電性材料からなる最下層21と、最下層21よりも比抵抗が小さい導電体層22との少なくとも2層を有している。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)