WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008012874) DISPOSITIF DE TRAITEMENT D'OPÉRATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/012874    N° de la demande internationale :    PCT/JP2006/314683
Date de publication : 31.01.2008 Date de dépôt international : 25.07.2006
CIB :
G06F 9/38 (2006.01), G06F 1/04 (2006.01)
Déposants : National University Corporation Nagoya University [JP/JP]; 1, Furo-cho, Chikusa-ku, Nagoya-shi, Aichi 4648601 (JP) (Tous Sauf US).
SHIMADA, Toshio [JP/JP]; (JP) (US Seulement).
MADOKORO, Takahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : SHIMADA, Toshio; (JP).
MADOKORO, Takahiro; (JP)
Mandataire : FUJITANI, Osamu; Marunouchi KS Bldg. 16F, 18-25, Marunouchi 2-chome, Naka-ku, Nagoya-shi Aichi 4600002 (JP)
Données relatives à la priorité :
Titre (EN) OPERATION PROCESSING DEVICE
(FR) DISPOSITIF DE TRAITEMENT D'OPÉRATION
(JA) 演算処理装置
Abrégé : front page image
(EN)[PROBLEMS] To satisfy a requested processing speed and achieve a maximum power saving effect in a microprocessor. [MEANS FOR SOLVING PROBLEMS] Operation is performed to obtain a control value by deviation proportion/integration against a number of instruction executions for which a target number of instruction execution has been measured. According to the control value, clock supply to a selected pipeline register is stopped and a signal is controlled to pass through the pipeline register, thereby performing an integration process to reduce the number of stages of the pipeline. On the contrary, clock supply to the selected pipeline register is resumed and the pipeline is controlled so that the signal is synchronized with the clock and latched with the pipeline register, thereby performing an integration release process which increases the number of stages of the pipeline. The clock frequency supplied to the pipeline register is changed according to the number of stages modified.
(FR)La présente invention a pour objet de satisfaire une vitesse de traitement requise et d'obtenir un effet d'économie d'énergie maximal dans un microprocesseur. Une opération est réalisée pour obtenir une valeur de commande par écart de proportion/intégration par rapport à un nombre d'exécutions d'instruction pour lesquelles un nombre cible d'exécutions d'instruction a été mesuré. Conformément à la valeur de commande, une source de signaux d'horloge vers un registre de pipeline choisi est arrêtée et un signal envoyé à travers le registre de pipeline, réalisant ainsi un processus d'intégration pour réduire le nombre d'étages du pipeline. Au contraire, une source de signaux d'horloge vers le registre de pipeline choisi est réactivé et le pipeline est commandé de telle sorte que le signal est synchronisé à l'horloge et verrouillé avec le registre de pipeline, réalisant ainsi un processus d'arrêt d'intégration qui permet d'augmenter le nombre d'étages du pipeline. La fréquence d'horloge adressée au registre de pipeline est changée conformément au nombre d'étages modifiés.
(JA)【課題】マイクロプロセッサにおいて、要求された処理速度を満たし、最大限の節電効果を達成する。 【解決手段】目標命令実行数の測定された命令実行数に対する偏差の比例・積分による制御値を演算する。制御値に応じて、選択されたパイプラインレジスタへのクロックの供給を停止し、信号はそのパイプラインレジスタをスルーさせるように制御することで、パイプラインの段数を減少させる統合処理をする。逆に、選択されたパイプラインレジスタへのクロックの供給を再開し、信号をクロックに同期して、そのパイプラインレジスタにラッチさせるようにパイプライン制御することで、パイプラインの段数を増加させる統合解除処理をする。変更される段数に応じて、パイプラインレジスタに供給するクロック周波数を変化させる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)