WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008008999) PROCÉDÉ ET SYSTÈME INDIQUANT UNE PAGE DE DÉCLENCHEMENT D'EXCEPTIONS DANS UN MICROPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/008999    N° de la demande internationale :    PCT/US2007/073535
Date de publication : 17.01.2008 Date de dépôt international : 13.07.2007
CIB :
G06F 12/10 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; International Ip Administration, 5775 Morehouse Drive, San Diego, California 92121 (US) (Tous Sauf US).
CODRESCU, Lucian [US/US]; (US) (US Seulement).
PLONDKE, Erich [US/US]; (US) (US Seulement).
AHMED, Muhammad [US/US]; (US) (US Seulement).
JANJANAM, Vijaya Kumar [IN/US]; (US) (US Seulement)
Inventeurs : CODRESCU, Lucian; (US).
PLONDKE, Erich; (US).
AHMED, Muhammad; (US).
JANJANAM, Vijaya Kumar; (US)
Mandataire : BACHAND, Richard A.; 5775 Morehouse Drive, San Diego, California 92121 (US)
Données relatives à la priorité :
11/487,284 14.07.2006 US
Titre (EN) METHOD AND SYSTEM TO INDICATE AN EXCEPTION-TRIGGERING PAGE WITHIN A MICROPROCESSOR
(FR) PROCÉDÉ ET SYSTÈME INDIQUANT UNE PAGE DE DÉCLENCHEMENT D'EXCEPTIONS DANS UN MICROPROCESSEUR
Abrégé : front page image
(EN)A method and system to indicate which page within a software-managed page table triggers an exception within a microprocessor, such as, for example, a digital signal processor, wherein a software-managed translation lookaside buffer (TLB) module receives a virtual address produced by an instruction within a Very Long Instruction Word (VLIW) packet, such as, for example, a fetch instruction, and further compares the virtual address to each stored TLB entry. If a match exists, then the TLB module outputs a corresponding mapped physical address for the instruction. Otherwise, if the VLIW packet spans two pages, where a first page is present as a TLB entry within the TLB module and the second page is missing from the stored TLB entries, an indication bit within a data field of a control register is set to identify the TLB miss exception to a software management unit. The software management unit retrieves the indication bit information from the register and further performs a page table look-up within the software-managed page table using the indication bit information in order to retrieve the missing page information. Subsequently, the missing page information is written into a new TLB entry within the TLB module for subsequent virtual address translation and execution of the packet of instructions.
(FR)L'invention porte sur un procédé et un système indiquant quelle page d'une table déclenche une exception dans un microprocesseur tel que par exemple un processeur de signaux numériques. À cet effet un module répertoire de pages actives (TLB) géré par logiciel reçoit une adresse virtuelle produite par une instruction contenue dans un paquet de mots d'instruction très long (VLIW) telle que par exemple une instruction d'extraction, puis compare ladite adresse virtuelle à chacune des entrées du module TLB. En cas d'équivalence, le module TLB fournit l'adresse physique mappée correspondante de l'instruction. Sinon, si le paquet VLIW s'étend sur deux pages, et que la première page est une entrée du module TLB et que la deuxième page ne figure pas parmi les entrées stockées dans le module TLB, un bit d'indication se trouvant dans le champ de données d'un registre de commande est utilisé pour identifier l'exception manquante du TLB et la transmettre à une unité de gestion de logiciel laquelle retrouve l'information du bit indicateur dans le registre, puis consulte la table de pages gérée par logiciel à l'aide de l'information de bit indicateur afin d'extraire l'information de page manquante qui est ensuite écrite dans une nouvelle entrée du module TLB en vue de traductions subséquentes d'adresses virtuelles et de l'exécution du paquet d'instructions.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)