WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008008937) système et procédé pour des circuits de suralimentation basse tension
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/008937    N° de la demande internationale :    PCT/US2007/073434
Date de publication : 17.01.2008 Date de dépôt international : 13.07.2007
CIB :
G11C 5/14 (2006.01), H02M 3/07 (2006.01)
Déposants : SANDISK CORPORATION [US/US]; 601 McCarthy Boulevard, Milpitas, California 95035-7932 (US) (Tous Sauf US).
KATO, Yosuke [JP/JP]; (JP) (US Seulement)
Inventeurs : KATO, Yosuke; (JP)
Mandataire : SINGH, Tejinder; Klein, O'Neill & Singh, LLP, 43 Corporate Park, Suite 204, Irvine, California 92606 (US)
Données relatives à la priorité :
11/486,303 13.07.2006 US
Titre (EN) SYSTEM AND METHOD FOR LOW VOLTAGE BOOSTER CIRCUITS
(FR) système et procédé pour des circuits de suralimentation basse tension
Abrégé : front page image
(EN)A system and method of reducing current consumption in a low voltage booster circuit is provided. The method includes (a) enabling a first input signal and a second input signal to activate a plurality of out of phase clock signals; and (b) disabling the second input signal after a pre-determined time and after an output voltage has reached a certain level. The system includes a clock doubler circuit; and a high voltage stage circuit for providing an output voltage and coupled to the clock doubler circuit, wherein a first input signal and a second input signal to the clock doubler circuit activate a plurality of out of phase clock signals when the first input signal and the second input are enabled; and the second input signal is disabled after a pre-determined time and after the output voltage has reached a certain level.
(FR)L'invention concerne un système et un procédé de réduction de la consommation de courant dans un circuit de suralimentation basse tension. Le procédé comprend (a) l'activation d'un premier signal d'entrée et d'un second signal d'entrée pour déclencher une pluralité de signaux d'horloge déphasés; et (b) la désactivation du second signal d'entrée après un temps prédéterminé et après qu'une tension de sortie a atteint un certain niveau. Le système comprend un circuit doubleur d'horloge; et un circuit d'étage haute tension pour produire une tension de sortie couplé au circuit doubleur d'horloge, un premier signal d'entrée et un second signal d'entrée sur le circuit doubleur d'horloge activant une pluralité de signaux d'horloge déphasés lorsque le premier signal d'entrée et le second signal d'entrée sont activés, et le second signal d'entrée étant désactivé après un temps prédéterminé et après que la tension de sortie a atteint un certain niveau.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)