WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008008367) SÉCURITÉ D'INTERFACE D'ESSAI D'UN SYSTÈME SUR PUCE (SOC)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/008367    N° de la demande internationale :    PCT/US2007/015775
Date de publication : 17.01.2008 Date de dépôt international : 11.07.2007
CIB :
G06F 21/02 (2006.01), G01R 31/317 (2006.01)
Déposants : MARVELL WORLD TRADE LTD. [BB/BB]; L'Horizon Gunsite Road, Brittons Hill, St. Michael, BB 14027 (BB) (Tous Sauf US).
FENG, Weishi [CN/US]; (US) (US Seulement)
Inventeurs : FENG, Weishi; (US)
Mandataire : WIGGINS, Michael, D.; Harness, Dickey & Pierce, P.l.c., P.O. Box 828, Bloomfield Hills, MI 48303 (US)
Données relatives à la priorité :
60/831,022 14.07.2006 US
60/820,287 25.07.2006 US
11/654,841 18.01.2007 US
Titre (EN) SYSTEM-ON-A-CHIP (SOC) TEST INTERFACE SECURITY
(FR) SÉCURITÉ D'INTERFACE D'ESSAI D'UN SYSTÈME SUR PUCE (SOC)
Abrégé : front page image
(EN)Apparatus having corresponding methods and computer programs comprise: a processor; a test interface that is in communication with the processor only when the test interface is enabled; a first memory to store firmware for the processor; and a second memory to store boot code for the processor, wherein when the processor is booted, the boot code causes the processor to read a portion of the firmware from a predetermined location in the first memory; wherein the test interface is enabled only when the portion of the firmware has a predetermined value.
(FR)L'invention concerne un appareil avec des procédés et programmes informatiques correspondants comprenant : un processeur ; une interface d'essai qui est en communication avec le processeur uniquement lorsque l'interface d'essai est activée ; une première mémoire destinée à stocker le microprogramme pour le processeur ; et une seconde mémoire destinée à stocker le code d'initialisation pour le processeur. Lorsque le processeur est initialisé, le code d'initialisation entraînant la lecture, par le processeur, d'une partie du microprogramme à partir d'un emplacement prédéterminé dans la première mémoire. L'interface d'essai est activée uniquement lorsque la partie du microprogramme a une valeur prédéterminée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)