WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008008211) PROCÉDÉ DE CACHE À FILTRE D'ÉCRITURE ET APPAREIL POUR PROTÉGER LE CŒUR DE MICROPROCESSEUR D'ERREURS LOGICIELLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/008211    N° de la demande internationale :    PCT/US2007/015189
Date de publication : 17.01.2008 Date de dépôt international : 29.06.2007
CIB :
G06F 11/26 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
BOSE, Pradip [US/US]; (US) (US Seulement).
HU, Zhigang [CN/US]; (US) (US Seulement).
LI, Xioadong [CN/US]; (US) (US Seulement).
RIVERS, Jude, A. [US/US]; (US) (US Seulement)
Inventeurs : BOSE, Pradip; (US).
HU, Zhigang; (US).
LI, Xioadong; (US).
RIVERS, Jude, A.; (US)
Mandataire : GROLZ, Edward, W.; Scully, Scott, Murphy & Presser PC, 400 Garden City Plaza, Garden City, NY 11530 (US)
Données relatives à la priorité :
11/487,196 14.07.2006 US
Titre (EN) A WRITE FILTER CACHE METHOD AND APPARATUS FOR PROTECTING THE MICROPROCESSOR CORE FROM SOFT ERRORS
(FR) PROCÉDÉ DE CACHE À FILTRE D'ÉCRITURE ET APPAREIL POUR PROTÉGER LE CŒUR DE MICROPROCESSEUR D'ERREURS LOGICIELLES
Abrégé : front page image
(EN)A write filter cache system for protecting a microprocessor core from soft errors and method thereof are provided. In one aspect, data coming from a processor core to be written in primary cache memory, for instance, L1 cache memory system, is buffered in a write filter cache placed between the primary cache memory and the processor core. The data from the write filter is move to the main cache memory only if it is verified that main thread's data is soft error free, for instance, by comparing the main thread's data with that of its redundant thread. The main cache memory only keeps clean data associated with accepted checkpoints.
(FR)L'invention concerne un système de cache à filtre d'écriture pour protéger un cœur de microprocesseur d'erreurs logicielles et un procédé apparenté. Dans un aspect, des données provenant d'un cœur de microprocesseur devant être écrites dans une mémoire cache primaire, par exemple un système de mémoire cache L1, sont mises en tampon dans un cache à filtre d'écriture placé entre la mémoire cache primaire et le cœur de processeur. Les données provenant du filtre d'écriture sont déplacées vers la mémoire cache principale uniquement s'il est vérifié que les données de la tache principale sont exemptes d'erreurs logicielles, par exemple par comparaison des données de la tache principale avec celles de sa tache redondante. La mémoire cache principale garde uniquement des données propres associées à des points de contrôle acceptés.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)