WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2008004006) ENVIRONNEMENT DE DÉVELOPPEMENT DE MULTIPROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2008/004006    N° de la demande internationale :    PCT/GB2007/050385
Date de publication : 10.01.2008 Date de dépôt international : 06.07.2007
CIB :
G06F 9/44 (2006.01)
Déposants : IMPERAS LTD [GB/GB]; Imperas Buidlings, North Weston, Thame Oxfordshire OX9 2HA (GB) (Tous Sauf US).
KENNEY, James [GB/GB]; (GB) (US Seulement)
Inventeurs : KENNEY, James; (GB)
Mandataire : ORIGIN LIMITED; 52 Muswell Hill Road, Muswell Hill, London Gre N10 3JR (GB)
Données relatives à la priorité :
0613409.2 06.07.2006 GB
0708497.3 02.05.2007 GB
Titre (EN) MULTIPROCESSOR DEVELOPMENT ENVIRONMENT
(FR) ENVIRONNEMENT DE DÉVELOPPEMENT DE MULTIPROCESSEUR
Abrégé : front page image
(EN)In a method of simulating a multi-processor system by running code that simulates the system on a host processor, a SPECULATE and a COMMIT instruction is used to mark an area of memory, shared across several simulated processors, and the code is translated at run time to a form required by the host processor. All instructions are mapped to a native instruction set of the host using two different code dictionaries: all instructions outside a SPECULATE/COMMIT region are mapped to the first of the two code dictionaries. If a SPECULATE instruction is encountered during runtime by a simulator running the code, the instructions are mapped to a native instruction set of the host using the second code dictionary. Within the SPECULATE/COMMIT region are mapped to the native instruction set of the host using a second model that more accurately represents the multi-level memory of the final hardware implementation of the multi-processor system.
(FR)Selon l'invention, dans un procédé de simulation d'un système multiprocesseur en exécutant un code qui simule le système sur un processeur hôte, une instruction SPÉCULER et une instruction VALIDER sont utilisées pour marquer une zone de mémoire, partagée sur plusieurs processeurs simulés, et le code est traduit au moment de l'exécution en une forme demandée par le processeur hôte. Toutes les instructions sont corrélées à un ensemble d'instructions natives de l'hôte à l'aide de deux dictionnaires de codes différents : toutes les instructions en dehors d'une région SPÉCULER/VALIDER sont corrélées au premier des deux dictionnaires de codes. Si une instruction SPÉCULER est rencontrée pendant la durée de l'exécution par un simulateur faisant fonctionner le code, les instructions sont corrélées à un ensemble d'instructions natives de l'hôte à l'aide du second dictionnaire de codes. Dans la région SPÉCULER/VALIDER toutes les instructions sont corrélées à un ensemble d'instructions natives de l'hôte à l'aide d'un second modèle qui représente plus précisément la mémoire multiniveau de la mise en œuvre finale du matériel du système multiprocesseur.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)