WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007149632) SYSTÈME ET PROCÉDÉ DE RÉALISATION D'UN AMPLIFICATEUR À GAIN VARIABLE (VGA) ANALOGIQUE LINÉAIRE EN DÉCIBELS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/149632    N° de la demande internationale :    PCT/US2007/067744
Date de publication : 27.12.2007 Date de dépôt international : 30.04.2007
CIB :
H03G 3/20 (2006.01)
Déposants : NEWPORT MEDIA, INC. [US/US]; 25371 Commercentre Drive, Suite 125, Lake Forest, California 92630 (US)
Inventeurs : ELWAN, Hassan; (US).
FAHIM, Amr; (US).
ISMAIL, Aly; (US).
YOUSSOUFIAN, Edward; (US)
Mandataire : RAHMAN, Mohammad S.; 2568-A Riva Road, Suite 304, Annapolis, Maryland 21401 (US)
Données relatives à la priorité :
11/472,138 21.06.2006 US
Titre (EN) DB-LINEAR ANALOG VARIABLE GAIN AMPLIFIER (VGA) REALIZATION SYSTEM AND METHOD
(FR) SYSTÈME ET PROCÉDÉ DE RÉALISATION D'UN AMPLIFICATEUR À GAIN VARIABLE (VGA) ANALOGIQUE LINÉAIRE EN DÉCIBELS
Abrégé : front page image
(EN)A dB-linear variable gain amplifier, a method for creation, and a system includes an amplifier; a pair of resistor arrays operatively connected to the amplifier, wherein each resistor array comprises MOS transistor resistive switches; a differential ramp-generator circuit operatively connected to the pair of resistor arrays; and voltage control lines generated by the differential ramp-generator circuit, wherein the voltage control lines are operatively connected to each of the MOS transistor resistive switches in the pair of resistor arrays. The number of the voltage control lines that are operatively connected to the each of the MOS transistor resistive switches is equal to the number of resistors in a particular resistor array. The differential ramp-generator circuit is preferably operable to take an automatic gain control voltage and generate a series of differential ramp voltages and apply the series of differential ramp voltages to one of the MOS transistor resistive switches.
(FR)L'invention concerne un amplificateur à gain variable linéaire en décibels, un procédé de création et un système incluant un amplificateur, une paire de réseaux de résistances qui est fonctionnellement reliée à l'amplificateur, chaque réseau de résistances comprenant des commutateurs résistifs à transistors MOS, un circuit différentiel générateur de rampe qui est fonctionnellement relié à la paire de réseaux de résistances, des lignes de commande de tension qui sont générées par le circuit différentiel générateur de rampe, les lignes de commande de tension étant fonctionnellement reliées à chacun des commutateurs résistifs à transistors MOS dans la paire de réseaux de résistances. Le nombre de lignes de commande de tension qui sont reliées fonctionnellement à chacun des commutateurs résistifs à transistors MOS est égal au nombre de résistances dans un réseau particulier de résistances. Le circuit différentiel générateur de rampe peut être de préférence mis en œuvre pour prélever une tension de commande de gain automatique, générer une série de tensions différentielles en rampe et appliquer la série de tensions différentielles en rampe à l'un des commutateurs résistifs à transistors MOS.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)